Analiza algorytmu programatora Vilab

Pytanie

Czy potrafisz przeanalizować algorytm programatora Vilab?

Odpowiedź Sztucznej Inteligencji

Bezpośrednia odpowiedź na pytanie

• Tak – jestem w stanie przeanalizować (oraz pomóc zmodyfikować) algorytm programatora Vi-LAB, o ile dysponujemy:
  • plikiem algorytmu w języku ISPA/ISP-A (lub binarnym wsadem),
  • informacją o programowanym układzie (np. SPI Flash, AVR, PIC),
  • logiem transmisji lub zrzutem przebiegów.
• Kluczowe punkty: Vi-LAB nie posiada „twardego” algorytmu w sprzęcie; sekwencje programowania opisuje skrypt ISPA interpretowany przez aplikację PC. Analiza polega więc na:
  1. zrozumieniu struktury skryptu (sekcje HEADER, VARIABLES, PROCEDURES),
  2. powiązaniu instrukcji ISPA z fizycznym protokołem (np. SPI READ 0x03, PAGE PROGRAM 0x02, ERASE 0xC7),
  3. weryfikacji czasowania i warunków z noten katalogowych układu docelowego.

Szczegółowa analiza problemu

1. Architektura rozwiązania

1. PC + aplikacja Vi-LAB (Interpreter ISPA)
2. Interfejs Vi-LAB (LPT/USB; bufory 74HC, trans-level shifter, ew. kontroler FTDI → ATtiny)
3. Układ docelowy (pamięć SPI, µC AVR, itp.)

Interpreter: po wybraniu typu kości ładuje odpowiedni plik *.isp, deklaruje zmienne (ChipStart, ChipStop, PageSize, DelayUs…), następnie wywołuje zdefiniowane procedury (INIT, ERASE, WRITE, READ, VERIFY).

2. Struktura pliku ISPA (upraszcz. przykład SPI Flash 8 Mbit, 24-bitowe adresy)

[HEADER]
  Name        = MX25L8005
  Vendor      = Macronix
  Interface   = SPI
[VARIABLES]
  ChipStart   = 0x000000
  ChipStop    = 0x0FFFFF ; 1 MiB
  PageSize    = 256
  SectorSize  = 0x10000
  AddrWidth   = 24
  ...
[PROCEDURES]
;------------- INITIALIZE -------------
PROC INIT
  SPI_SETCLOCK 2MHz
  CS_LOW
  WREN          ; 0x06 – Write Enable
  CS_HIGH
ENDPROC
;------------- CHIP ERASE -------------
PROC ERASE
  CALL INIT
  CS_LOW
  SPI_TX 0xC7   ; Chip Erase
  CS_HIGH
  DELAY 100000  ; tCES = typ. 60-80 ms
  CALL WIP_POLL
ENDPROC
;------------- PAGE PROGRAM -----------
PROC WRITEPAGE
  PARAM Addr, *Data
  CALL INIT
  CS_LOW
  SPI_TX 0x02         ; Page program
  SPI_TX_ADDR Addr    ; 3 bajty adresu
  SPI_TX_BLOCK *Data, PageSize
  CS_HIGH
  CALL WIP_POLL
ENDPROC

Interpreter zamienia dyrektywy SPI_TX, DELAY, CS_LOW… na stan pinów SCK/MOSI/CS, czyli na klasyczny „bit-banging”.

3. Etapy wykonania algorytmu

1. Inicjalizacja (RESET układu lub podanie komendy WREN)
2. (Opcj.) całkowite lub sektorowe kasowanie – polecenia 0x20/0xC7
3. Programowanie – bloczki o wielkości PageSize, adresowanie 24-bitowe
4. Weryfikacja – odczyt komendą 0x03 i porównanie z buforem
5. Zwolnienie CS/RESET, raport

4. Typowe problemy i diagnoza

• Brak odczytu ID – sprawdzić poziom CS, napięcie VCC, komendę 0x9F w skrypcie.
• „Przesunięte” dane – niepoprawna szerokość adresu (16 vs 24 bit).
• Błąd weryfikacji – zbyt krótki DELAY po PAGE PROGRAM (datasheet!).
• Zamrożenie algorytmu – pętla WIP_POLL, gdy nie sprawdzono bitu BUSY na rejestrze Status Register.

Aktualne informacje i trendy

• Społeczność Vi-LAB aktywnie udostępnia zmodyfikowane skrypty ISPA dla nowych układów SPI Flash (Winbond W25Qxx, GD25Qxx, Macronix MX25Lxx) – patrz wątki Elektroda 2022–2024.
• Coraz częstsze potrzeby programowania kości 1,8 V -> dodawane płytki redukcji lub przetwornice LDO z autodetekcją.
• W profesjonalnych liniach produkcyjnych Vi-LAB wypierany przez open-source flashrom + interfejsy FT2232H/CH347.

Wspierające wyjaśnienia i detale

• Bit-banging: PC steruje pinami bezpośrednio; w wersji USB mały µC (np. ATmega8U2) emuluje STK-style, ale wewnętrznie także wykonuje skrypt ISPA.
• ISPA ≈ prosty assembler makro – każda linia generuje maksymalnie kilka cykli SCK, dlatego ważna jest wydajność magistrali USB/LPT vs wymagania czasowe.

Przykład różnic między EEPROM (25LC640) a Flash (MX25L8005):
| Cecha | EEPROM | Flash | Konsekwencja w ISPA |
|----------------------|----------------|-----------------------|------------------------------------|
| Rozkaz odczytu | 0x03 + 16 bit | 0x03 + 24 bit | AddrWidth=16 vs 24 |
| Programowanie | Byte/Page 32B | Page 256B/512B | PageSize zmienny, inny delay |
| Kasowanie | brak (overwrite) | Chip/Sector/Block | Trzeba dodać PROC ERASE z 0x20/0xC7 |

Aspekty etyczne i prawne

• Skrypty ISPA są objęte licencją producenta; dystrybucja zmodyfikowanego firmware’u bez zgody może naruszać prawa autorskie.
• Programowanie cudzych urządzeń (np. płyt głównych OEM) – ryzyko utraty gwarancji i naruszenia postanowień licencyjnych BIOS.
• Bezpieczeństwo: niepoprawne ID lub błędne fusebity mogą trwale unieruchomić układ („brick”).

Praktyczne wskazówki

1. Zawsze zacznij od odczytu JEDEC ID (0x9F) i porównaj z datasheet.
2. Zweryfikuj AddrWidth, PageSize, SectorSize.
3. Stopniowo testuj: READ → ERASE → WRITE jednego sektora → pełne FLASH.
4. Używaj analizatora logicznego 25-100 MS/s; ustaw trigger na CS ↓ i filtruj kody op.
5. Dla niskonapięciowych kości (≤1,8 V) wstaw poziomowój translator SN74AXC4T774.

Ewentualne zastrzeżenia lub uwagi dodatkowe

• Starsze wersje Vi-LAB-USB mają limit 64 kB na jedną zmienną bufora; dla dużych kości (>16 Mbit) potrzebny jest „paged mode” w skrypcie.
• Niektóre pamięci QSPI wymagają trybu 4-byte address (0x13 READ) – Vi-LAB bez firmware >v2.4 tego nie obsłuży.
• LPT-Vi-LAB zależy od sterowników ECP pod Windows ≥ 7; na W11 port LPT jest domyślnie wyłączony w UEFI.

Sugestie dalszych badań

• Migracja algorytmów ISPA do projektu flashrom (licencja GPL).
• Automatyczna generacja skryptów z pliku .jedec.xml (open-Jedec).
• Dodanie weryfikacji CRC w samym skrypcie (obecnie porównuje bajt-po-bajcie).

Krótkie podsumowanie

Algorytm programatora Vi-LAB to skrypt ISPA uruchamiany przez aplikację PC; opisuje on sekwencję komend (RESET, WREN, ERASE, PROGRAM, READ) odpowiednich dla danego układu. Analiza polega na mapowaniu instrukcji skryptu na fizyczne operacje protokołu (SPI, ISP). Kluczowe jest poprawne ustawienie szerokości adresu, rozmiaru stron i opóźnień zgodnych z noten katalogowych. Modyfikując skrypt, można obsłużyć nowe kości lub zoptymalizować czas programowania, pamiętając o ograniczeniach sprzętu i kwestiach licencyjnych.