Moglibyście mi polecić dobrą literaturę podchodzącą do przetworników od strony praktycznej. Chodzi mi o prowadzenie ścieżek, napięcia referencyjne, filtrowanie szumów, oversampling, itp. Zaglądnij tutaj: ADC - Dokładność vs podłączanie Wprawdzie nie ma tam przypadku zewnętrznego ADC, ale zasady są identyczne. Oprócz oversamplingu znajdziesz tam wszystko,...
Skoro to Athlon 64, to zegar procesora * dzielnik = zegar pamięci. Proszę mnie poprawić, jeśli się mylę, ale z tego co pamiętam to Windsor nie posiada połówkowych dzielników (w przeciwieństwie do Brisbane), więc skoro procesor taktowany jest zegarem 3GHz to równych 400MHz nie będzie. Da się uzyskać: 3000 * 1/8 = 375MHz 3000 * 1/7 = 428MHz
Sorry że dopiero ale nie miałem czasu. W pliku znajdziesz rozwiązanie całego problemu. 5V oznacza logiczną jedynkę a źródło 100Hz jest to "przyjmijmy twoja częstotliwość" trzema switchami sterujesz wyjściami w zależności od tego jakie wyjście chcesz czyli jaki dzielnik to wciskasz przycisz. Symulacje przeprowadziłem w Multisimie i działa na bank.W razie...
czy nie jest uruchomiony dzielnik zegara przez 8. bo ma włączony bit CKDIV. Tylko od kiedy Atmega8 ma fusebit CKDIV8? TCCR1A |= (1<< WGM12); //tryb CTC WGM12 jest w rejestrze TCCR1B
Witam W samochodzie podpinasz się dzielnikiem do zegarów do styku nr 6 wtyku B. Dobrze było by na początek spr miernikiem napięcie jakie tam występuje przy pełnym i pustym (może być rezerwa) zbiorniku. Potem trzeba dobrać dzielnik o odpowiedniej proporcji i o takiej łącznej oporności aby nie fałszował wskazań zegara. Środek dzielnika podpinasz do uC...
XC95xx nie mają PLL, dzielnik możesz sobie zrobić zegar podpinasz do pinów GCKx albo do jakiegokolwiek pinu I/O, co ci bardziej pasuje
Może unipolarny czujnik Halla, ma histerezę. Tylko... jak wcelować, żeby zmiana była o 12:00, a nie np. 12:22, czy 11:47? Wystarczy niewielkie wygięcie wskazówki, i czas zmiany się przesunie. A może dwa analogowe czujniki Halla, symetrycznie po obu stronach "12", i rozpoznawanie, kiedy sygnały z obu się wyrównają? To będzie mniej podatne na ugięcie...
Nie istotne jaki masz rezonator. Formułka jest w "instrukcji obsługi", obrazkowo na stronie 199. Trwa to 13,5 cykla ADC. A ile to cykli CPU to trzeba policzyć - należy wybrać dzielnik zegara (1 z wartości 2, 4, 8, 16, 32, 64, 128) tak, aby częstotliwość CPU podzielona przez tą liczbę była w zakresie 50...200kHz - tu najlepiej pasuje 128 - co daje 125kHz...
w poniedziałek wymienię dzielnik zobaczymy co bedzie. Ciśnienie pompy mierzone przed dzielnikiem jest na cały zegar a za dzielnikiem ledwo zegar ruszył. Więc na 99% jest to dzielnik.
Oczywiście, że trzeba. W kodzie jest na przykład fragment: [syntax=asm] ; NASTAVENI CITACU/CASOVACU LDIREG,0b00000010 ; nastavi citac0 na nulovani pri dosazeni porovnavane... OUTTCCR0A,REG ; ...hodnoty (tzv. CTC), OC0 nevyuzit, deleni 256 LDIREG,0b00000100 ; OUTTCCR0B,REG LDIREG,124 ; porovnavana hodnota, vznikne 625Hz (multiplex 156,25Hz) OUTOCR0A,REG...
Witam, pominąłeś najważniejszą informację - jakiego mikrokontrolera używasz? Ad.1. LPC2138 w trybie IDLE pobiera przy zegarze 60MHz około 12mA trzeba do tego jeszcze doliczyć pobór mocy przez peryferia, które nie zostały wyłączone (timery, I2C, Uarty etc.), więc jeżeli taktujesz swój procesor i peryferia dużym zegarem, to wartość ta jeszcze podskoczy(oczywiście...
Czujnik jest zwykły, rezystancyjny (2k) z jednej strony masa (na silniku) a drugi koniec podłączany do zegarów - strzelam że to dzielnik napięciowy, zegary mierzą napięcie i w zależności od niego ustawiają wskazówkę w odpowiednim miejscu. Prawdopodobnie źle myślisz, bo sygnałowy to nie napięcie, ale prąd. Bez rozbiórki i zasady budowy wskaźnika nie...
9.) Shift Register - rejestr ... ... przesuwający 10.) Conversion Clock - konwersja zegarowa ??? bez sensu Zegar konwersji 1.) clock divider dzielnik częstotliwości zegara 2.) Digital Low-Pass Filter 16-Bit - filtr cyfrowy 16-bitowy niskiego poboru mocy i (jak dorobić "pass"???) Cyfrowy 16-bit filtr dolno-przepustowy Poza tym polecam ponumerowanie kolejno...
Witam, czy komuś z kolegów udało się uruchomić USB taktowane wewnętrznym zegarem? Na zewnętrznym działa od kopa. Na wewnętrznym urządzenie nie przechodzi enumeracji. Zastanawiam się czy trzeba wtedy coś jeszcze zmienić, niż tylko ustawienie zegarów. USB wymaga zegara 48MHz. W F1 można to osiągnąć dwojako: - zegar systemowy 72MHz i dzielnik dla celów...
Jak coś źle zaznaczyłeś to np. zmieniłeś źródło taktowania na generator i z kwarcem już nie zadziała. Najpierw postaraj się przypomnieć, co mu ustawiłeś, z tabelek dojdź jak jest ustawiony uC i ewentualnie podłącz sobie generator (to najczęstsza przyczyna). Jeśli mocno obniżyłeś taktowanie można dodać parametr "- B 6", możesz użyć dostępnego tu na forum...
Witam, pytanie na forum się pojawiło, ale bez odpowiedzi. Czy ktoś wie jak zrealizować poniższe zadanie, korzystając jedynie z przerzutników typu D? Najlepiej schemat. Zaprojektować dzielnik częstotliwości zegara przez 6. Dodatkowe wejście sterujące x informuje o wypełnieniu sygnału wyjściowego. Jeżeli x=0, ma być "tyle 0 ile 1" (wypełnienie 1/2), a...
Podziel zegar, bo przy 100Hz/2 będzie mało czytelnie. Na przykład dzielnikiem przez 10.
(at)aaanteka Uszkodzony może być sam układ scalony.Jest on zamontowany pod wyświetlaczem. Generator traci oscylacje, któryś dzielnik nie dzieli :cry:
Są tacy co opanowali całą architekturę S/370 albo ESA/390 (...) STM-32 przy tym wcale nie wygląda na taki skomplikowany Rdzeń, może i nie ale wszystkie peryferia, czy choćby routing sygnałów, źródła i dzielniki zegarów. Fuse bity AVRów to przy tym pikuś.
Co do dzielnika to robisz 3-bitowy licznik na przerzutnikach D ( http://zto.ita.pwr.wroc.pl/~luban/uklady... ). Dokładasz układ (na bramkach NOT i AND) wykrywania "6" na wyjściach licznika i podpinasz to pod reset liczników (od razu masz też podpowiedź co do resetowania całego układu). Wyświetlanie fazy i stanu wyjścia to chyba...
Niestety tak jak chcesz to się nie da. To jedno z ograniczeń tej rodziny procesorów. Główne to takie, że dzielniki dla USB to tylko 1 oraz 1.5, zatem procka możesz puścić tylko na 72 MHz, albo 48 MHz, żeby mieć odpowiedni zegar na USB. Dodatkowo mała ilość dzielników na ADC powoduje dodatkowe utrudnienia, także maksymalnie można taktować ADC zegarem...
Cześć, Proszę o pomoc w uruchomieniu obsługi transmisji i2c w zestawie LPCexpresso812-MAX. Podłączyłem układ MPU6050. Po wysłaniu komendy MPU6050_WHO_AM_I powinien odpowiedzieć 0x68, natomiast wysyła 0x83 (używam płytki testowej z tym czujnikiem). W bibliotece lpc8xx_i2c.h dzielniki zegara są ustawione dla CCLK 36MHz. U mnie zmienna SystemCoreClock...
Odpowiedz sobie (przy okazji możesz i nam) na poniższe pytania: Jaki to mikrokontroler? Jaka jest częstotliwość głównego zegara? Jaka jest częstotliwość zegara szyny timera? Jaka jest częstotliwość zegara timera? (to nie jest wcale takie oczywiste - są automatyczne dzielniki, przy podziale częstotliwości szyny zegar timera może być 2x szybszy od zegara...
Przecież masz włączony dzielnik przez 8 (fusebit LOW.CKDIV8). Czyli twój zegar to 10MHz/8.
"Pewnie masz włączony w fusach dzielnik przez 8" Przecież ATmega8 nie ma dzielnika zegara.
Wewnętrzny oscylator ma 8Mhz, do tego jest jeszcze dzielnik zegara /8. Domyślnie jest włączony, będzie dzielił również zewnętrzne źródła zegara.
wyłączyłeś podział przez 8 M8 nie ma dzielnika zegara.
No co to jest dzielnik zegara sama nazwa wskazuje. Wylacz (disable) to w atmega168 i powinno byc wszystko ok
A napewno masz w fusach dobrze ustawione ?? Zadnego dzielnika zegara itd ??
Pozdrawiam wszystkich. Mój syn uczęszcza do Technikum elektronicznego w Sosnowcu (ja również tam uczęszczałem). Przerabia dział liczniki, układy scalone. Chciałem z nim wykonać elektroniczny zegar cyfrowy na układach TTL (generator, dzielniki, wyświetlacze, zasilacz +5 V). Chciałbym prosić o udostępnienie schematu elektronicznego, gdyby był projekt...
W nowym laptopie też mam ten problem. Muszę ustawiać dzielnik zegara na kilkadziesiąt.
A poustawiałeś dzielnik zegara ? Czy masz kwarc 4M dzielnik przez 8 i proc pracuje 500kHz ? Moze wystarczy ustawić pedkość magistrali spi w programatorku na 100kHz albo mniej ...
Cyganią w tym sklepie. Zobacz sobie do pierwszego z brzegu sklepu wysyłkowego i kosztuje grosze. A tak trzeba robić dzielnik na trzech dekadach i kombinować.
Witam, ...Zegar ma być 6 cyfrowy: godzina, minuta, sekunda i 2 dzielniki między nimi. To oznacza dodatkowy dekoder/tranzystor do sterowania dwukropkiem z generatora 1 Hz oraz powtórzony licznik 0-59 z dekoderem dla sekund. Pozdrawiam
APB jest tak samo taktowane jak przy dzielniku 1 czyli zegarem 84MHz. Jeśli wnioskujesz o tym po taktowaniu timerów należących do APB1, to nie bierzesz pod uwagę takiego automatycznego mnożnika x2 na taktowaniu liczników tych timerów. Zachowanie tego mnożnika (mnoży x2 dla wszystkich ustawień preskalera APB1, oprócz /1) powoduje że dla ustawień preskalera...
Pisalem o fusebitach, bo konfiguruja dzielnik zegara. Listing jest w C i troszke zajmuje. Czym darmowym mozna go skompilowac?
Dziwi mnie tylko to że Mercedes i w taki sposób to rozwiązał. Przełączając z jednostki na jednostkę przełącza się dzielnik. Podaj numer zegarów może będzie łatwiej zdobyć to co potrzeba.
W dokumentacji jest napisane ze okres sygnalu zegarowego moze sie roznic maksymalnie o 2% pomiedzy poszczegolnymi okresami. Wiec nie uda Ci sie w latwy sposob dokonywac zmian zegara. Sa AVRy z wbudowanym dzielnikiem sygnalu zegarowego i wtedy posiadaja odpowiednie mechanizmy do dynamicznej zmiany zegara. Takim procesorem np. jest ATmega 48,88,168 Pozdrawiam...
Może nie wyłączyłeś dzielnika zegara przez 8 i masz zły baudrate? (8 razy mniejszy) Sprawdź fusy. Albo pracuje na oscylatorze RC a nie z kwarcu?
Witam, Aby ktoś Ci pomógł w pierwszej kolejności opisz dokładniej układ. W programie jest zero komentarzy, nie zmuszaj forumowiczów do wymyślania o ci chodziło Co to są za sygnały Tx, Tw? Mogę się tylko domyślać że Tw to zegar, a Tx to sygnał mierzony. Jaka jest częstotliwość zegara. Shared variable są obsługiwane tylko w VHDL93, ich używanie przez...
To się uda tylko pod DOS'em. Powinieneś przejąć przerwanie IRQ0 (czyli 08h) i przeprogramować dzielnik zegara sprzętowego. Jeśli Cię to dalej interesuje, to mogę przeszukać moje stare programiki i napisać, jak to się robi, ale jeśli piszesz pod windows, to musisz inaczej podejść do problemu.
Zbudowałem tą przejściówkę i pojawił się pewien problem, gdy ustawiam prędkość transmisji na amtedze8 na 9600 to poprawny dobór w terminalu mam na Baud 600. Zaznaczam że w przejściówce:Atmega88, 12Mhz kwarc, dzielnik zegara wyłączony. W nadajniku Atmega8, kwarc 16Mhz. Poniżej fragment kodu, inicjalizacja i definicje z nadajnika: #define F_CPU 16000000...
Tym razem uwaga na temat taktowania timera B. Timer B ma bardzo zubożony dzielnik zegara gdyż may tylko opcję dzielenia przez 2 lub braku dzielenia. Alternatywą może być taktowanie zegarem zapożyczonym z Timera A, (sygnał pobierany zza dzielnika Timera). This peripheral uses the system's peripheral clock CLK_PER. The peripheral has its own local prescaler,...
Ja używam tego JTAGa w CrossStudio, ale z mikrokonrolerami Atmela. U mnie działa, ale muszę ustawiać bardzo duży dzielnik zegara (do 40). JTAG działa wtedy wolniej niż Wiggler na LPT. Co ciekawe, na niektórych kompach śmiga przy dzielniku nawet równym 1, ale na moich nie chce:(
Jak masz ustawione fuse bity ? Nie masz przypadkiem włączonego dzielnika zegara przez 8 ? Możliwe że używasz wewnętrznego oscylatora RC 8MHz podzielonego przez 8 czyli układ pracuje na 1MHz wyślij coś na próbę z AVR i sprzwdź czy prędkość jest 9600 a nie 1200
Chyba faktycznie masz 8-krotną różnicę szybkości i każdy pojedynczy bit rowny 0 jest odbierany jako kompletny bajt. Pewnie w up masz jakiś nieuwzględniony dzielnik zegara przez 8 i ustawiasz 9600 a naprawde idzie 1200.
to jak mam ustawić te fusebity ? dzielnik zegara ma być wyłączony ? i co z resztą fusebitów ? Nigdy fusebitów nie ustawiałem bo nie było potrzeby, poniżej moje ustawienie (najprawdopodobnie fabryczne ustawienia), które mam zmienić zeby wewnętrzny generator latał na 4Mhz ?
A nie ma tam w ATmega przypadkiem fuse clk/8 czyli z praca z wewnętrzynm dzielnikiem zegara przez 8. Miałem podobny przypadek z ATiny2313 po przesiadce z 90A2313. Programy chodziły 8 razy woniej jak powinny i nie wiedziałem co jest zanim nie doczytałem w pdf'e. A juz myslalem ze kwarc :)
Witam Z góry przepraszam za odkopywanie tematu, ale nie mogę znaleźć rozwiązania mojego problemu. Biblioteka działa bardzo dobrze przy kwarcu 16 Mhz na Atmedze 644p, ale tylko przy włączonym dzielniku zegara przez 8. Przy normalnym zegarze 16 Mhz nie odbieram danych. Próby zmieniania losowo dzielnika częstotliwości SPI oraz zmiana czasu opóźnień w pliku...
To zależy jaka konkretnie platforma. Wszystko rozbija się o zastosowane mnożniki, dzielniki i częstotliwości bazowe. Sam zegar CPU pośrednio odpowiada za taktowanie np.: pamięci, ponieważ jedo zegar także ustawiany jest na podstawie jakiejś częstotliwości bazowej (np.: FSB, HTT) mnożonej przez mnożnik procesora. Ta sama częst. odpowiada za taktowanie...
Generator impulsów z kwarca zegarkowego i dzielnik. Lub zegar na led i sygnał z kropki.
Wszystko gra, problem leżał w zupełnie innym miejscu, po stronie programatora. Sama funkcja działa bez zarzutu z powyższym kodem. Procesor w zasadzie raz ustawiony generuje elegancko częstotliwość. Można na nią wpływać zmieniając jedynie dzielnik zegara systemowego lub wartość rejestru timera (TCD0_CCA). Polecam. :D :D :D
Moze sproubuj z innym mnoznikiem. A jak osiagnales te 2000Mhz to na jakim napieciu? podnies najpierw do .17V, ew na max do 1.8V. Masz wystarczajacy wiatrak? Jaezli pamieci nie wytrzymują (za ostre timmingi) to mozesz im zwiekszyc napiecie. Te 1:1, 1:2 itp to pewnie dzielniki zegara pamieci - zeby mogla pracowac asynchronicznie do zegara FSB.
Po pierwsze nie podoba mi się zapis: Pinc.1 = not Pinc.1 Powinno być raczej: Portc.1 = Not Portc.1 Albo jak ktoś się bardzo uprze: Portc.1 = Not Pinc.1 Ale ogólnie do rejestru Pinx raczej nie zapisujemy. Ponadto... zegar 4MHz, dzielnik w timerze przez 256, timer0 (8 bitowy) ładowany wartością 250.... to daje podział przez 6*256 = 1536. To częstotliwość...
Może masz wlączony jakiś dzielnik częstotliwości zegara. Zmieniałeś fuse bity?
A jesteś pewien że zegar systemowy to 9.6MHz, fabrycznie w ATTINY13A włączony jest dzielnik przez 8. Odczytaj Fusebity i sprawdź stan bitu CKDIV8
Sprawdź jak będzie się zachowywał program, gdy obliczenia będą całkowitoliczbowe: OCR1A=1556693UL/(ADC + 53); Sprawdź również, czy ADC nie jest taktowany zegarem o zbyt dużej częstotliwości: dozwolone maksymalne 1MHz[adc], minimalny dzielnik to /2, więc do 2MHz[cpu] nie trzeba dbać o prescaler (ale jakość pomiarów będzie porażająca). Jednak...
Od kilku godzin mam wątpliwą przyjemność z modułem OV7670 i kompletnie się poddaję. Sytuacja wygląda tak, że poganiam moduł zegarem 16MHz. Ustawiłem I2CWrite( 0x42, 0x11, 0x1F) czyli prescaler=32 oraz I2CWrite( 0x42, 0x3E, 0b10010) czyli dodatkowy dzielnik zegara=4. Moje PixelCLK=62.5kHz działa i jest super. Chciałbym zmusić to do pracy z maksymalną...
Sprostowanie i rozwiązanie. Na obudowie zegara musi być masa. Czujnik z zegarem połączony jest równolegle poprzez dzielnik wbudowany w zegar. Pomiar rezystancji czujnika należy robić na odłączonym przewodzie od wskaźnika. Oryginalny czujnik ma symbol TM100 jego rezystancja w temperaturze pokojowej wynosi około 1kom wraz z wzrostem temperatury rezystancja...
No tak wszystko się zgadza ale zapomnieliście jeszcze o baterii która służy do zasilania tego zegara. A więc bateria---generator---dzielnik---silnik-...
Witam! Prawdopodobnie masz źle ustawione fusebity. Domyślnie układ działa na wewnętrznym oscylatorze RC 8MHz z dzielnikiem przez 8, co daje 1MHz. Musisz wyłączyć dzielnik, albo jak masz zewnętrzny rezonator to zmienić fusebity tak, by sygnał zegara pochodził z niego. Pozdrawiam
Były do tego celu preskalery. Popatrzę jaki układ scalony był wykorzystywany. [url=https://duckduckgo.com/?t=ffsb&q=pr... to wynik wyszukiwania. W oczy rzuca się zestaw Jabel J-200 z układami U664, U664B, układ U6358. W PE 3/94 był preskaler z układami SP8830 i SP8629. Poszukiwania świeżych układów przyniosły taki wynik [url=https://pl.farnell.com/c/polprzewod...
No patrzcie, przecież właśnie parę dni temu zebrałem tu cięgi, bo opisywałem dokładniuśko ten problem, który ma Kolega, i paru "ałtorytetów" zgodnie stwierdziło w nieparlamentarnych słowach, że tego problemu w ogóle nie ma. No to odsyłam Kolegę do wątku pt. Hydepark, a tak na szybko, to wstaw delay() po wysłaniu łańcucha. Wyrzuć też printf, który dołącza...
A może początkujący nie chce wpadać w otchłań konfiguracji PLL i dzielników, podłączania zegara do peryferiów, zmieniającego się między rodzinami podłączenia GPIO (czasem AHBx, czasem APBx) itp. itd. Dla was to proste i patrzycie z tej perspektywy. Nie dla każdego jednak przebrnięcie przez to jest tym czego się spodziewali. Bo wchodząc na kurs AVR to...
Tak nada się, potrzebujesz takich 4 (albo 6). Z resztą tam wyżej Ci napisałem jak to podłączyć aby działało. Kombinacji nadajników/odbiorników jest tyle, że da się to zrealizować w wielu różnych kombinacjach. Możesz jako drivera użyć chociażby AM26LS31 + 2x MAX485 skonfigurowane jako odbiorniki. Albo jw, samymi MAX485, albo używając MAX490 albo pewnie...
Błąd występuje przy każdej prędkości. Fusebity jak wyżej. Odczytuje je właśnie w ten sposób. Pierwszy odczyt (zaraz po podpięciu programatora) wykazał włączony wewnętrzny rezonator rc oraz włączony dzielnik częstotliwości i wyłączony brown out detector. Zmieniłem to na zewnętrzny rezonator powyżej 8MHz i wyłączyłem dzielnik zegara. Zaprogramowałem -...
Witam. A wyłączyłeś Fusebit C (dzielnik częstotliwości zegara przez 8 ), i zwróc uwage jakiego rodzaju generatora taktującego używasz we Fusebit A987 (zewnętrzny czy wewnętrzny) pozdrawiam.
Ja mam wersie 1.11.8.3 i jest tam attiny2313. http://www.mcselec.com/index.php?option=... I jak wstawisz attiny2313 to musisz dodatkowo zrobić to o czym pisałem już wcześniej. W zakładce Lock and Fuse bits (kompilacja [F7] i później [F4]) Ustawić w bitach CKSEL3...1 wartości 111 (dla rezonatora >8MHz)...
Testowałem tez dzielnik na CD4027 jednakże efekt jest podobny. Pokaż schemat dzielnika. Czy za dzielnikiem jest jakiś układ uśredniający (całkujący) ? Pozdrawiam. ża dzielnikiem są zegary, w zegarach idzie do układu z oznaczeniami (VDO 007 ADS C0311), później pewnie do głównego układu, który steruje obrotomierzem oraz pozostałymi elementami zegarów)....
Czyli: 1. Jeżeli APB jest ustawione na 1 (bez dzielnika) to zegar timerów wynosi tyle co taktowanie samego APB. (no zrozumiałe) 2. Jeżeli jest inaczej to zegar timerów wynosi x2 zegara taktowania APB...czy może wyjścia z APB?? To drugie jakoś nie kapuje.
Kto piracił? Ja :D Zabawę z Bascomem AVR zacząłem od AT90S2313 a skończyłem na ATtiny2313. Po pirata sięgnąłem wyłącznie by skompilować jeden projekt na większy procek i w symulatorze obejrzeć jak to działa. Moja zabawa z Bascomem zakończyła się awarią kompilatora. Stare programy przestały się kompilować, a stworzenie nowego i przekopiowanie kodu rozwiązywało...
Dioda zenara na tak małe napięcie może mieć sporą pojemność co wraz z rezystorem ograniczającym prąd stworzy filtr RC który rozmyje zbocza. A poza tym dioda zenera wymaga nieraz całkiem dużego prądu aby zaczęła stabilizować. A dlaczego by nie zastosować dzielnika rezystancyjnego?
Tylko wyłączony dzielnik przez 8. Częstotliwość zegara ma być 9600000Hz. Jeśli napięcie odniesienia procesora jest tak jak u mnie to żarówki powinny załączać się zgodnie z opisem w pierwszym poście.
Kod który pokazałem "nie działa" z transmisją przy dzielniku zegara wynoszącym 16. Za szybko? Jakby nie liczyć jeden transfer zajmuje 16*8 cykli zegara, wiec raczej nie ma opcji, żebym tak długo "dochodził" do warunku. Co do Twojego "testu" z breakpointem, to dowodzi on zupełnie NICZEGO - jak masz włączoną optymalizację, to układ sobie może skoczyć...
mam nadzieje, ze wiesz jakiej czestotliwosci zegar jest na plytce, i w jakim jezyku masz to napisac; A. -deklarujesz odpowiednio duzy rejestr i dzielisz wejsciowy zegar tak, by dzielnik dawal impuls co sekunde; - zliczasz sekundowe impulsy licznikiem modulo 60, przejscie miedzy 59 a 0 to impuls minutowy - zliczasz impulsy minutowe licznikiem modulo...
jestem narazie zielony w delphi,czy chodzi o ten nagłówek ? uses Windows, Messages, SysUtils, Classes, Graphics, Controls, Forms, Dialogs, StdCtrls, ComCtrls, ExtCtrls, Buttons, TeEngine, Series, TeeProcs, Chart; chce uzyskać 10400 Yyyy, po co CI taka prędkość? CPort definiuje 9600 b/s, a potem 14400 b/s, takie same wartości oferuje struktura Win32...
Dziękuje wszystkim, którzy pomagali w rozwiązaniu problemu. W szczególności Samurajowi i kaczepie. W końcu transmisja zaczęła działać prawidłowo. Główny problem tkwił w zmianie fuse bitów. Po przestawieniu na zewnętrzny rezonator kwarcowy i wyłączeniu dzielnika zegara przez 8 mikrokontroler zaczął funkcjonować. Okazało się także że po pierwszej zmianie...
Zmierzyłem przebiegi również podczas programowania kontrolera i się okazało że jednak timer działa poprawnie ale tylko przez jeden cykl, później dostaje kociokwiku. Zakładając że CPU=2MHz, dzielnik zegara = 8 i PER=30000 to wychodzi na to że przerwanie powinno wystąpić po 0,12s co jest przedstawione na kalkulatorze na obrazku. Okazuje się że jest na...
Witam, Co do układu sterownika takich zegarów zmontowałem kiedyś taki do domu, zasila on obecnie 4 zegary. Całość jest zrobiona na generatorze kwarcowym (32kHz) potem jest dzielnik tak aby uzyskać impulsy co minutę, a następnie zwykły przerzutnik D, który poprzez kondensatory (kondensatory po to żeby nie było napięcia cały czas tylko przez kilka sekund)...
Mam problem, potrzebuje wysłać do układu 3 bajty w jednej paczce przez SPI, procesor jest masterem i wysyła dane do układu. Robie to narazie na piechote, jak na ząłączonym kodzie. I właśnie: Czy jest możliwe by cała sekwencja 3 bajtów miała nie "zakłócony" cykl zegarowy - widac to na zdjęciu, te przerwy ( u góry zegar, na dole dane). Być może układ...
(at)tomasz249 Ten ATTiny możesz sobie taktować z kwarcu. Ponieważ niektóre z nich (trzeba sobie sprawdzić) mają wbudowany PLL, więc na timer można sobie podać zegar o częstotliwości określonej przez kwarc * PLL i dzielony przez timer. Wyjście timera wyprowadzasz na pin IO i masz zegar taktujący MCU na twojej płytce. Do tego pozostałe piny IO ATTiny...
Na słuch nie narzekam, ale też mi się wydawało, że tego słyszeć nie powinienem :) Zmieniłem kwarc i już nic nie "bzyczy", ale niestety to nie pomogło... Co do rejestru XDIV, to go w programie nie ruszam. A z tego co wyczytałem odpowiada on za ustawienie dzielnika zegara, ale nie ma możliwości, żeby go zatrzymał. Sprawdziłem również wszystkie rodzaje...
Witam, Na bazie tego schematu nie da się - moim zdaniem - przerobić twojego sterownika. Układ ze schematu steruje silnikiem o kroku 1.8° (200 kroków/obrót) dając 2 lub 16 obr./sek. przy częstotliwościach zegara odpowiednio: 100Hz i 800Hz. Zegar steruje specjalizowanym driverem silników krokowych, którego zadanie - w twoim sterowniku - spełnia nieoznaczony...
A najlepiej to jak byś miał możliwość podglądnięcia tych sygnałów na oscyloskopie, bo podejrzewam że tu chodzi o zbocza sygnałów CLK i MISO - na pewno nie idą w parze z tak dużym zegarem. Zmniejszenie prędkości SPI rozwiązałoby problem, potrzebne Ci aż 2MHz? I nie wiem jak z tymi dzielnikami bo nigdy w ten sposób nie łączyłem, ale bezpośrednio to lata...
Dlaczego wykonanie następującej instrukcji jest poprawne: BCSCTL2 = DIVS_3; a BCSCTL1 = RSEL_1; już nie. Wszystkie definicje typu: DIVS_3, CCIE, WDHOLD, ID_3..... Zdefiniowane są w pliku msp430x20x3.h . Podejrzyj ten plik i będziesz od razu wiedział czego możesz użyć a czego nie. Przykładowo w dziale Basic CLOCK Module u mnie plik wygląda tak: #define...
Za pomocą CKMODE wybierasz źródło zegara pomiędzy HCLK a CK_ADC. z kolei w CCIPR ustawiasz źródło dla CK_ADC pomiędzy SYSCLK a PLLADC1CLK. Są to dwa multipleksery ustawione kaskadowo. HCLK nie jest tożsamy z SYSCLK, bo jest po drodze jeszcze dzielnik. Tak więc jak ustawisz CKMODE na HCLK to oczywiście CCIPR jest nieistotny, natomiast jak przestawisz...
O tym tez już myślałem ( wiem ze 20mhz to nie problem.. Zobacze jak podzie przetaktowanie :D To zależy jaką konkretnie częstotliwośc chcesz generowac. Podstaw swoje wartości do podanego wzoru i obliczysz z jaka dokładnoscią wygenerujesz falę PWM. Z reguły wyższa częstotliwośc taktowania powinna dac mniejszy błąd; w tym konkretnym przypadku ta reguła...
Oprócz zmiany w fusebicie CKSEL = 1111 trzeba zmienić prescaler.... chyba. Czy ktoś może podpowiedzieć, podać link jaki prescaler winien być ? Nie wykorzystujemy tu przerwań. Jedynie Nie przerwania decydują o potrzebie stosowania prescalera. Prescaler jest dzielnikiem zegara taktującego dla timerów. Jeżeli nie wykorzystujesz w programie żadnego z dostępnych...
2. Dla idle zmienić(zmniejszyć) częstotliwość taktowania preskalerem (niestety nie da się programowo przełączyć źródła sygnału zegarowego w AVRach) Nowe AVR maja programowy dzielnik oscylatora
Kolega poczyta o licznikach. Niedawno było pokazane użycie takiego licznika, CD4017 to chyba było. Kolega popatrzy w dane katalogowe, tam zazwyczaj są schematy wewnętrzne danych liczników, czyli widoczne będą przerzutniki i bramki pomocnicze. [url=http://electropark.pl/4xxx/1609-cd4... Z innych układów - podszedłby...
W tym przytoczonym wątku z forum była właśnie mowa o tym, że dla wersji CMOS rezystory zamiast 1,8k mają mieć wartość `megaomów`. Dałem więc zamiast obu 1,8k po 1M, ale nic to nie zmieniło. To projekt, którego celem jest stworzenie urządzenia odgrywającego format muzyczny NSF. Jest to format muzyki z gier pod konsolę Pegasus / NES (odpowiednik formatu...
Dzień dobry, zmagam się już z tym problemem od kilku dobrych popołudni, a zatem chcę napisać kod, który będzie uruchamiał tryb PWM korzystając z timera1 na dowolnym pinie w mikrokontrolerze STM32F303RE i nijak mi nie chce to zadziałać. Próbowałem już wielu rzeczy i nie wiem, co jest nie tak (zrobiłem to tak, jak jest w dokumentacji napisane, aby zrobić)....
Witam, na początek to niech kolega zerknie na płytkę i nie jest tam zainstalowany 25MHz tylko 8MHz rezonator kwarcowy. Druga sprawa, po nazwie pliku domyślam się, że to CoCoox. Jeśli tak to musisz zmodyfikować dwa pliki startup aby przed main wywołać plik konfiguracji zegarów (SystemInit czy coś takiego). Dodatkowo musisz zmodyfikować obliczenia pll...
W latach 70 poprzedniego stulecia częstotliwośc sieci miała dużą niedokładnośc, nawet został jeszcze miernik częstotliwości sieci. Dziś sytacja się bardzo zmieniła jest idelanie 50 Hz. Proponuję zarówno dla jednego i drugiego zegara dzielnik przez 50 i masz 1 Hz Jesli zasilisz z jednej fazy to możesz wykozystać istniejącą siec energetyczną budynku Pozdrawiam...
Nie ma to znaczenia, ale jeżeli jesteś początkującym to najlepiej jako drugi proces. Dzielnik, też składa się z licznika. Poniżej zamieszczam kod który daje częstotliwość około 19.2 kHz z zegara 50MHz. signal reg_clock : std_logic_vector (10 downto 0) := "00000000000"; signal clock_19200 : std_logic := '0'; constant...
Schemat ideowy i fotki może kolega sobie zobaczyć i ew. ściągnąć z linku: https://picasaweb.google.com/GaleriaHolt... Złącza G1 i G2 to nic innego jak wyjścia interfejsu równoległego (poziom TTL, kod BCD) do współpracy z urządzeniami takimi jak np. drukarka, zewnętrzne repetytory itp. Wyprowadzono tam także sygnały...
Fajne. ja też mam zamiar ożywić mojego starego C64, ale mam do niego tylko magnetofon :cry: no i bardzo by mnie interesowała właśnie karta MMC/SD jako nośnik danych. Natomiast wolałbym uniknąć wiercenia w obudowie dziur pod dodatkowe przyciski (chciałbym jednak zachować oryginalność wyglądu kompa) ale jak chodzi to pod portem szeregowym to pewnie układ...
Czy chodzi Ci o zegar RTC? 00h sekundy zegara 01h sekundy budzika 02h minuty zegara 03h minuty budzika 04h godziny zegara 05h godziny budzika 06h dzień tygodnia 07h dzień miesiąca 08h numer miesiąca 09h ostatnie 2 cyfry roku 0Ah rejestr stanu A (tempo,dzielnik,aktualazaja zegara) 0Bh rejestr stanu B (letni/zimowy, 12h/24h, BIN/BCD, przerwania, aktualizacja...
PLLQ = dzielnik dla USB, OTG, FS, generator liczb losowych (dla mrugania diodami nieistotny) ? RCC_PLLSource = HSE = 8Mhz PLLP = Dzielnik dla zegara systemowego (czyli w moim przypadku HSE?) = 8 PLLN = Mnożnik dla VCO (częstotliwość na wyjściu VCO ma być pomiędzy 192 a 432 więc ustawiam 192) PLLM = Dzielnik dla pętli PLL = 8 Ostatecznie daje to (HSE...
Nie wiem jak to w ATmedze 32, ale w ATtiny jest coś takiego jak preskaler - dzielnik częstotliwości zegara przez 8. Ustawia się to za pomocą CKDIV8 Fuse. Pamiętam, że jak jescze nie wiedziałem, że coś takiego istnieje, też mi mieszało w prędkości UARTu. A właściwie w prędkości działania całego uC. Pozdrawiam!
dzielnik częstotliwość zegar dzielnik strumienia dzielnik modulo
makro przycisk access czujnik biegu wstecznego wytrzyma kondensator
radio samochodowe kolory kabli lodówka electrolux sprężarka
Samsung Digimax S500 - migająca dioda, czarny ekran, wysuwający się obiektyw Kod błędu P0105-001 w Mercedes W203 2.2 CDI - czujnik MAP