W przerzutniku JK są zawarte dwa przerzutniki RS rozdzielone bramkami. Gdy CLOCK=1 to sygnały z wejść J i K ustawiają pierwszy przerzutnik tzw. master (pan) Gdy CLOCK=0 to sygnały z wejść J i K są odcinane od pierwszego przerzutnika a do jego wyjść jest podłączany przerzutnik wyjściowy SLAVE (niewolnik),...
Nie znam tego programu Dsch. Ale gdzie jest CLOCK podpiety do przerzutnikow D? Zeby zapauzowac wystarczy zblokowac CLOCK. W tablicy Karnaugha "-" uzywasz dla sterowania 00 - nic nie rob. Jakos Ci to strasznie skomplikowane wyszlo. Moze zaraz poprobuje. Ok, widze clock. Gdy masz pauze, czyli 11,...
1 - weź typowy przerzutnik 2 razy D, np. 7474, bedzie Ci potrzebne 1 i 1/2 takiej kości. 2 - odrysuj sobie schemat wewnetrzny przerzutnika, potrzebne są Ci wyprowadzenia: Clock, D i "nie-Q". 3 - takt wchodzi na "Clock1" pierwszej kości (noga 3), wyjście "nie Q" (noga 6) łączysz do wejścia D (noga 2)...
W mądrych książkach piszą, że taki problem występuje, ale nie ma wyjaśnienia(dokładnego na poziomie budowy układu) dlaczego... Cytat z "Półprzewodnikowe układy logiczne" P.Misiurewicz: Problem synchronizacji. Przy budowaniu większych układów z przerzutników synchronizowanych może wystąpić tzw....
W takim razie tablica 8.1 "Realizacja przerzutników synchronicznych " tez od tak sobie pokazuje jak zrobic przerzutnik T z wyjsciem C (clock) jak już to z wejściem C , dop. Quarz ]. Bez urazy ale jesli wszedzie na necie przerzutnik jest uznany za synchroniczny, spacja ]posiada on wejscie C, spacja...
Witam serdecznie, Mam licznik binarny CD4510, do którego podaję impulsy z tact - switcha (na wejście CLOCK), który jest podłączony do Vcc. Jednak chodzi mi o to, aby impulsy szły na CLOCK tylko i wyłącznie gdy wyjście przerzutnika CD4013 jest w stanie 0. Gdy będzie równe 1, naciskanie tact -...
Czas propagacji to jest opóźnienie, po jakim pojawia się ZMIANA sygnału na wyjściu, pod wpływem zmiany na wejściu. To, co masz obserwować to jest ZBOCZE, a nie POZIOM! Na wspólnym wykresie mają być zestawione 2 fragmenty przebiegu, jeden fragment obejmujący zbocze NARASTAJĄCE sygnału zegarowego (wejście...
S,R i J,K muszą być podpiete do H czyli do 5V. Druga rzecz to zasilanie tego przerzutnika (kondensator blokujący przynajmniej 10nF między 7 a 14). Trzecia to kształt sygnału podawanego na wejście Clock, jeśłi sygnał wolno zmienny przepuść go przez bramkę TTL, a najlepiej shmitta. Jeśli...
Mr. rumapark pojawiłeś się w naszym dziale na forum z prośbą pomocy a raczej zrobienia za ciebie czego kol wiek co powinieneś sam zrobić otwierając obojętnie jaką książkę związaną z grupą języków HDL. Nie zadałeś sobie nawet minimum pracy tylko wkleiłeś dwa zdjęcia i prosisz o pomoc. Jak nie wiesz...
SET, RESET i CLOCK i nieuzywanym przerzutniku podłącz do masy. Clock w tym, który chcesz użyć również połącz z masą. Wejścia RESET i SET połącz z masą przez jakiś spory rezystor (10..47kOhm), i przyciskami podawaj impulsy na te wejścia. Powinno zadziałać. Teraz, aby zrobić automatyczne resetowanie...
He he sporo informacji dzięki:). ad1, To początki przygody z projektowaniem układów i logiką. Dotychczas tylko kopiowanie. Nie czekam na gotowce staram się wszystko sam wyszukać a więc to tak wychodzi. Chaos, na początku musi być, cokolwiek. ad2, to nie połączenie wyjście zanegowanego Q do plusa,...
Reszta równań się zgadza ale przy Kb jeżeli damy w drugim kroku wartość dowolną to dla całości wyjdzie w Kb = 1 a ma wyjść Kb= ~Qc Stała wartość Kb=1 jest też poprawnym rozwiązaniem (sprawdziłem na szybko w symulacji). Po prostu tu przy użyciu przerzutników JK może wystąpić wiele równorzędnych...
Nie wiem w czym problem bo każdy (prawie) przerzutnik ma dodatkowe wejścia asynchroniczne set i reset. Można wykorzystać np. 4013, robiąc coś takiego: wyjście 'nie'Q podać na wejście D, przycisk do przełączania on/off na clock, no i wejście reset do przycisku resetu.
Jak zegar wpuszczasz do FPGA i chcesz go wyslac dalej na zewnatrz to pojawia sie pewien problem/.../ zgaduje, choc moze sie myle, taki scenariusz: majac na uwadze opoznienie danych miedzy zrodlem danych clock enable dla flip flopa nie moze pochodzic z pinu fpga, tylko musi isc przez LE zrobilem...
Poczytałem trochę, wejściowy impuls podłączyłem do pinu CLOCK, resztę pinów (oprócz zasilania) podłączyłem do masy, na wyjściu nadal nic się nie dzieje. Sprawdziłem woltomierzem napięcie na pinie CLOCK, przy naciskaniu pojawia się 5V ale na wyjściu ciągle nic ;(
Tu masz schemat w karcie katalogowej: Te dziwne "motylki" na schemacie to klucze sterowane (coś jak 4066) sygnałem Clock można je zastąpić bramkami AND ( i w ogóle poupraszczać tę logikę). Tylko trzeba uważać, bo dwa klucze są sterowane w przeciwfazie.
Nie mylisz się. Myślałem o tym Potrzebne są 4 diody + rezystor extra (do rozładowania kondensatora). Napięcie na CLOCK opadało by dość wolno, nie wiem jak sie zachowa przy tym rejestr. To asekuranctwo z mojej strony. :wink: Zreszta, można to zrobić też na parę innych sposobów. pozdr.
Witam, Mam taki maly problem. Mam uklad CD 4013 BCN i potrzebuje w jego oparciu zrobic przerzutnik typu T. Potrzebne mi to jest do samochodu, bo mam na desce normalne przyciski a potrzebuje miec uklad wlacz wylacz, bo nie bede przeciez trzymal palcem caly czas przycisku bo to niewygodne :) Udalo mi sie...
SET musi być dłuższy niż pozostałe stany nieustalone, zwłaszcza wchodzace na D i Clock. Ustawiłeś stałą czasowa na ok. 1usec. Może nie zadziałac skutecznie. Zwiekszył bym o 3 rzędy: 10k i 100nF. Jak nie pomoże, jeszcze bardziej. Standardowe układy RESET-u (np. DS1813)trzymają RESET ok. 150 msec. To...
Dlaczego Rb>Rc? Przecież ten tranzystor to klucz i wcale nie musi zawsze wzmacniać. Co gdybym np. kluczował zasilanie nadajnika tranzystorem. Przecież mógłbym. W spoczynku bierze 1uA (co daje ok 10M rezystancji). Przecież mógłbym tak zrobić. Tranzystor stosuję, ponieważ moje urządzenie zasilane jest...
To nie są tętnienia, w momencie zamykania się styku, gdy styk uderza o styk, następują odbicia - z punktu widzenia przerzutnika to wygląda jak byś w czasie kilku milisekund kilkakrotnie naciskał idealny przycisk bez odbić ... ten stan odbić trwa nawet 10-20ms wszystko zależy od typu przełącznika, sposobu...
Mój schemat zawiera kondensator C1 dany z myślą o drgających zestykach. To często wystarczało (przy większej rezystancji R3). Choć faktycznie warto dać bramkę Schmitta (choć niekoniecznie). W TTL było to 74132, w CMOS nie pamiętam. Takie bramki stosuje się tu tak: wejście przez opór do +Udd, switch pomiędzy...
Witam. Przepraszam za polszczyznę. Swój zamierzony układ zrealizowałem. Na schemacie logicznym układu HCF 4033 zauważyłem ,że na wejściu CLOCK jest już przerzutnik schmitta ( a ja wylutowałem z jakiejś ładowarki wzmacniacz operacyjny i zrobiłem przerzutnik) . Moje pytanie brzmi jak go ustawić (ten...
W tym momencie nie mam dostępu do komputera i nie mogę zrobić ostatecznego schematu ale tak, będzie on opierał się na ne555 jako clock, przerzutnikach JK i jeśli nie dostane wyświetlacza z dekoderem to + potrzebny dekoder ;)
Witam. Próbuje się czegoś dowiedzieć na ten temat, ale nie mogę tego zrozumieć . Chciałbym zrobić parę elementów w samochodzie załączanych na zasadzie włącznika monostabilnego (switch). Znalazłem, zrozumiałem że potrzebne są do tego przerzutniki typu D lub T. Nie mogę zrozumieć jak to podlaczyc wejścia...
Witam serdecznie! Męczę się z odpaleniem tego kodu, bredzi że nie wie co to jest "+", Error (10327): VHDL error at rejestr_8bit.vhd(47): can't determine definition of operator ""+"" -- found 0 possible definitions proszę o pomoc :) LIBRARY ieee; use IEEE.std_logic_1164.all; use IEEE.numeric_std.all;...
W przerzutniku wyzwalanym zboczem stan wejścia informacyjnego ma wpływ na stan przerzutnika tylko w czasie tego zbocza (to tak jakby próbkować stan wejścia wąskim impulsem). Zmiany w stanach ustalonych sygnału zegarowego nie mają wpływu na stan przerzutnika. W przerzutniku wyzwalanym poziomem zmiany...
Mam trzy pytania : 1. Co oznaczają parametry: Maximum Clock Frequency Maksymalna częstotliwość zegara (taktującego wejście C przerzutnika) Zależy od napięcia zasilania układu, im niższa wartość napięcia Ucc, z tym mniejszą częstotliwością można taktować przerzutnik. 2. Czy bez problemu mogę...
problem zaczyna się dopiero przy zastosowaniu owego zatrzasku RS wydłużającego czas zerowania. Pierwszy raz spotykam się z koniecznością zastosowania takiego mechanizmu i nie mam pojęcia, jak go zaimplementować, dlatego proszę o pomoc w jego implementacji. Potrzeba tego wydłużania zerowania dotyczy...
Ojoj, od czego tu zacząć ? process(clock) is begin if (rising_edge(StepInc)) then SC <= SC + "0001"; Sum <= SC; end if; if (rising_edge(StepDec)) then SC <= SC - "0001"; Sum <=...
A może zrobić coś porządniejszego? Na wejściu przerzutnik Schmitta, z regulacją progu zadziałania, można na 2 tranzystorach; dalej 74hc123 - to jest podwójny przerzutnik monostabilny - pierwszy ma dawać impuls jak coś się pojawi na przerzutniku Schmitta, drugi jak się zakończy impuls z pierwszego;...
Niestety nie przeczytam ich za Ciebie. Generalnie chodzi o to zeby kazdy przerzutnik w FPGA dostal sygnal zegarowy w tym samym momencie, a poniewaz z natury sygnal zegarowy jest okresowy wazna jest raczej faza sygnalu docierajacego do przerzutnika niz ilosc calych okresow o ktore sygnal tej jest...
Witam, chciałbym przedstawić swój zegarek elektroniczny. Zegarek jest wykonany w technologii CMOS. Taktowany generatorem stabilizowanym rezonatorem kwarcowym. Po wykalibrowaniu można osiągnąć dokładność do 0,26s na dobę, co jest bardzo dobrym wynikiem. Pobór mocy z sieci wynosi 2,8W. Zegar...
Licznik: begin process(reset,enable,clock) beg... reset='1' then sCV <= "0000000000000000"; end if; if CLOCK='1' then if enable='1' then sCV<=sCV + 1; end if; end if; end process; reset powinien byc w tym samym "if" co reszta licznika. Kod będzie...
heh wez sobie wbij www.alldatasheet.com a tam np 74175 potem obejrzyj sobie note aplikacyjna ukladu i zobaczysz ze sa po 4 te same czlony w przypadku bramek i w przypadku przerzutnikow... a wyjscia i wejscia to chyba poznasz a jak nie to dalej bedziemy kombinowac:P dobra ulatwie Ci: przerzutniki...
Więc tak, zacznijmy od wyprowadzeń scalaka klawiatury. Te które widziałem mają obudowę DIP 2x20 wyglądającą następująco: R5 - 1 40 - R6 R4 - 2 39 - R7 C3 - 3 38 - C4 C2 - 4 37 - C5 C1 - 5 36 - C6 C0 - 6 35 - C7 R3 - 7 ...
Hej signal uCDataReg: STD_LOGIC_VECTOR (7 downto 0):=(others => '0'); signal uCDA_out:STD_LOGIC:='0'; uCDR... and((uCDataReg(0) xor (uCDataReg(1) xor (uCDataReg(2) xor (uCDataReg(3) xor (uCDataReg(4)...
A co powiecie na takie zadanie? Zaprojektować, zmodelować i sprawdzić działanie 3-bitowego rejestru szeregowego realizującego funkcje przesuwu informacji: x=0, przesuw w lewo, x=1, przesuw w prawo, x-wejście wyboru funkcji Zastosować układy: 74LS74 i bramki AND, NOT, NOR Będę wdzięczny...
Po dłuższej nieobecności wracam do tematu. Poczytałem trochę w temacie, ten link widziałem wcześniej. Pierwsze co robię to zawsze sprawdzenie strony Xilinxa. Męczę się w swoim projekcie ze slackiem. W wielu miejscach dołożyłem przerzutniki i zwiększyłem przez to pipelining o 3 cykle. Pomogło mi to...
Do tej pory pisałem w c i asm, z tego co słyszałem to asm jest podobny swą logiką do VHDL-u, stąd moje możliwe że i błędne rozumowanie, a literatura nie wyczerpuje realnej pracy na sprzęcie. ASM czy C, to języki liniowe, bazujące na danych i instrukcjach. Kod wykonuje się liniowo z góry na dół, z...
Najpierw wejdź tu: 1. Taki układ, który zmienia stan przy podaniu każdego impulsu, to przerzutnik typu "T", czyli "toggler". Można go zrobić z przerzutnika typu D lub JK, w przerzutniku "D" łączysz wyjście "nie-Q" z wejsciem D, a impulsy (narastające) podane na wejście "zegarowe" (czyli "clock")...
Witam! Muszę napisać licznik 4 bitowy na bazie przerzutnika T oraz bramki and. Muszę użyć 4 wyświetlaczy do wyświetlania stanu licznika. Tyle do tej pory udało mi się zrobić: LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY licznik IS PORT (ENABLE: IN STD_LOGIC;...
PANOWIE !!! Licznik modulo 4 liczy: 0, 1, 2, 3, 0, 1, 2 , 3 itd. I wymaga tylko dwóch przerzutników !!! W obu przypadkach to są po dwa przerzutniki połączone szeregowo: Clock -> CK0 Q0 -> CK1 W przypadku przerzutników D - robimy sprzężenia: /Q0 -> D0 /Q1 -> D1 W przypadku JK podajemy...
- z różnych schematów blokowych pamięci EEPROM SPI: 1.) I/O SHIFT REGISTER - rejestr przesuwający we/wy 2.) Adress Decoder - dekoder adresów 3.) Mode Decode Logic - logika (układy logiczne) dekodowania trybu (pracy) 4.) Timing Logic - układy taktowania. generator przebiegów taktujących...
To jest kod "in statu nascendi" Ale działa. Na podstawie helpa z bascoma nieco zmienionego. Uparłem się że ustawianie będzie z dwóch przycisków. Mądrzy ludzie mówią mi że to niemożliwe. Ale może kiedyś mi się uda. Ale Ty możesz użyć tylu przycisków ile chcesz. I zmienić ten kod jak chcesz. '-------------------------------------...
Staram się zrozumieć działanie układu złożonego z przerzutników JK. 000 - stan początkowy 110 - w C mamy J=0, K=1, więc Q=0 i ~Q=1, które wędruje przerzutnika A. Mamy tu J= 1, K=1, więc Q=0 staje się Q=1 i ~Q wędruje do clocka przerzutnika B jako 0 (Rozumiem, że przerzutnik B działa tylko wtedy,...
Co do detektora sekwencji, to: (1) masz niepodłączone wejście D drugiego przerzutnika - więc on niczego sensownego nie będzie robił; (2) X wchodzi na wejście bramki, której wyjściem jest Y - więc Y będzie zależało od aktualnej wartości X, a chyba ma zależeć tylko od wpisanej na zboczu Clock. Do co...
Przycisk ........ chce podlaczyc do wejscia CLK przerzutnika D ......... a D, R i S do masy. kakazde wcisniecie przycisku spowoduje zmiane stanu na wyjsciu Q (dzielnik czestotliwosci CLK przez 2), Przerzutnik typu D: narastające zbocze na CLOCK przerzuca stan D na Q . Nie możesz więc uziemić "D"...
Czesc, Ja odpalilem te kody Dallasa (vhdl) i moge gadac z moim ds2406 poprawnie. Nie obylo sie bez symulacji tego badziewia i przeprojektowania czesci ich kontrolera aby troche go dopasowac do reali FPGA. (Oryginalne kody sa projektowane na ASIC'a, i do tego jak juz zaznaczylem, architektura tego...
Racja. Nie zauwazyłem braku XL. Wielkie dzięki. Ale teraz interesuje mnie coś jeszcze: Jak zrobić żeby każda kolejna kombinacja stanów pojawiała się wraz z każdym zboczem sygnału Master_CLK? Teraz reaguje tylko dla zboczy narastających. No wiem że nie ma przerzutników reagujących na obydwa zbocza...
uzywanie wyjsc przerzutnikow jako sygnalow clock uwazam za normalna technike w fpga; sorki ale sie nie zgodze, to nie jest normalna technika. Jesli kazdy producent fpga pisze zeby tak nie robic to napewno z czegos to wynika. Mozemy sie zastanowic, juz zakladajac ze wyjscie dzielnika zostanie...
Dziękuję bardzo. Widzę, że tam trzeba użyć generatora. Chciałbym to zrobić na układach TTL i przerzutnikach. Nie wiem, czy dobrze rozumiem: mam 5 wejść pierwsze 4 po prostu "przenoszę", czyli łączę wejście A z diodą 1, B z 2, C z 3, D z 4? Wtedy gdy nacisnę A zapali się dioda 1, gdy B, zapali się...
Trudno powiedzieć dlaczego liczniki zamiast na 00 przeskakują na 02, ponieważ zrobiłeś kilka kardynalnych błędów. Przede wszystkim błędem jest pobudzanie jednocześnie wejść resetujących R0 i ustawiających R9. Do wyzerowania licznika 7490 należy pobudzać tylko wejścia R01 i R02, a wejścia R91 i R92...
Żaden problem! Na wyjściu odbiornika dzwonka dajesz przerzutnik 2-stabilny typu "T" i każdy sygnał (o dowolnej długości) podany na wejście "clock" zmienia stan przerzutnika na przeciwny. Ze względu na pobór prądu i tolerancję na napięcie zasilania sugerował bym np. CD4013, połączony w konfiguracji przerzutnika...
układ ma działać w następujący sposób, czujnik widzi element, lampka się zapala, czujnik widzi drugi raz element lampka gaśnie i tak w kółko. Opis przerzutnika T, zazwyczaj robi się przez odpowiednie połączenie przerzutnika D albo JK przykład na 4013 1. Nie wykorzystuje w pełni możliwości...
Układ umożliwia zmierzenie prędkości jazdy rowerem w zakresie 0 = 99 km/h. Dodatkową funkcją jest wyświetlenie maksymalnej prędkości również po zatrzymaniu roweru. Urządzenie zostało wykorzystane w rowerze o średnicy kół 70 cm Zasada działania: Zespół pomiarowy składa się z kontaktronu i dziewięciu...
Ja bym poprostu poczytał najpierw o przerzutnikach astabilnych , na nich bez problemu taką zabawke mozesz zrobic , a jesli chhcesz sie bawic bramkami(a bardziej przrzutnikami scalonymi) to przerzutników astablinych i tak nie ominiesz bo to jest najprostrzy generator sygnałów prostokątnych --zegar (clock)...
Witam! Przepraszam za wczorajszą nieobecność. Mam internet radiowy i po oststnich burzach nie chodzi jak trzeba. Na wyjściu Q1, ledem pdłączonym do masy, nic nie zobaczysz, bo masz diodę D29 właczoną katodą do wyjścia. Zewrzyj tę diodę na czas prób, albo podłącz ledy anodami do + zasilania. Będą...
Właśnie o to chodziło! Dziki za pomoc. Teraz ja tak jak mówiłem opisze tu słynny układ scalony czyli 4017 4017 jest znany pod symbolami : CD4017 lub HCF4017 (zależnie od firmy) Jest to licznik czyli układ zliczający impulsy o przebiegu "mniej więcej" prostokątnym. Zliczanie polega na przełączaniu...
Układ rasty - może na wejściu CLK dodać jakiś kondensator (choćby z 10n) do masy? Przerzutnik D wyzwalany zboczem raczej nie lubi, jak sygnał zegarowy przychodzi zbyt szybko po zmianie danych. Nie ma takiej potrzeby. Przerzutnik D wyzwalany zboczem raczej nie lubi zbyt wolno narastających zboczy...
Czesc, AD.1 Jaki dokladnie uklad z tej seri chcesz uzyc? Podaj dokladne oznaczenie. AD.2 Dedykowane wejscia zegarowe sa fajne bo dbaja o pare rzeczy w srodku ukladu takie jak clock skew co moze byc decydujace o tym czy Twoj uklad zadziala czy nie. Jak podasz jaki dokladnie uklad uzywasz...
Vss łączysz do masy, czyli minusa zasilania. Vcc (14) jest do plusa zasilania - u Ciebie +12V. Pozostałe S, R, D i Clock od 2-go przerzutnika - do masy. Ten drugi przerzutnik mozna jeszcze tez uzyć, gdybys chciał mieć przełączanie przyciskiem zwierającym do masy, potem Ci to narysuje, bo w tej chcwili...
Witam wszystkich. Co do przełączania obrotów silnika to jest dosyć proste..pytanie tylko czy układem wykonawczym mają być tranzystory czy przekaźniki... Wystarczy przerzutnik typu cd 4013 i nim posterować odpowiednio zestawienie 4 tranzystorów lub dwóch przekaźników. Wówczas każdy impuls który dotrze...
kopek04 ! Da się zrobić na tzw. "togglerze", przerzutnik typu "T", zapętlenie z "nie Q" na "D", wtedy każdy impuls podany na wejście "clock" zmienia stan przerzutnika na przeciwny. Można użyć CD4013.
I dalej brnie pan, Panie Kolego; Paweł Es. w swej niewiedzy...:cry: ...tam są dwie fotodiody PiN (odpowiednio usytuowane) i układ (wcale nieprosty) wykrywania kierunku ruchu kółka o specjalnej konstrukcji przesłon.... :cry: Panie Kolego ! 8-O Fotodiody PiN w MYSZY KOMPUTEROWEJ ???? To chyba...
Witam! Temat raczej do działu "laborki" - bo to podstawy techniki cyfrowej. Bierzesz dowolny przerzutnik np. D (z rodziny CMOS 4000: 4013, z rodziny TTL: 74xx74) wyjście zanegowane łączysz do we. D. Na we, Clock podajesz sygnał prostokątny, którego współczynnik wypełnienia jest dowolny. Na wyjściach...
Witam, Minimum period - minimalny okres sygnału taktującego. f_max = 1/T_min. Minimum input arrival time before clock (edge) - czas ustalenia (setup time) + opóźnienie układów kombinacyjnych na wejściu układu. Maximum output required time after clock - czas propagacji przez element pamięciowy...
Witam, Mam problem ze zrobieniem synchronicznego licznika modulo 11 na przerzutniku SR. Tabelę dla tego licznika mam zrobiona w zeszycie dlatego będę mógł ją wkleić jutro jak brat przyjedzie z cyfrówką. Otóż, problem polega na tym że mam kod napisany cały w vhdl, wszystkie funkcje opisane i podłaczone...
Wydaje mi się że układ który zaproponowałeś nie będzie działał. Mam wątpliwości co do kodowania sygnału na przerzutniki i co do wyzwalania przerzutników. W szczególności chodzi o jednoczesne pojawianie się sygnału na wejściu ustawiającym D i clock. Jutro poddam układ symulacji. Możesz to sam zrobić,...
Witam Mam zrobić na zajęcia Sumator szeregowy 2 liczb 5-bitowych w notacji U2. Układ należy wykonać z użyciem tylko jednego sumatora pełnego. Sygnalizacja przepełnienia. Dopiero zaczynam przygodę z układami cyfrowymi i posklejałem coś takiego : Jeżeli ktoś byłby w stanie wykonać taki sumator...
Sytuacje mam taką: chce odpalic projekt na XC6SLX150 - czego potrzebuję? Jaki projekt? Wybierz narzędzia, które Ci odpowiadają do realizacji konkretnego zadania: ISE WebPACK - darmowe narzędzia do implementacji logiki, rozmieszczanie i analiza(PlanAhead), symulacja (Isim) i gotowe Xilinx'a IP Core'y...
Cześć! Kombinując z przerzutnikami D, udało mi się uruchomić układ z cd4013 + cd40106 jako inwerter, żeby po włączeniu mieć stan niski + bufor. Korzystałem z tego schematu na dole: i teraz myślę, jak można by go uprościć. Czy ten schemat dałoby radę powielić używając CD40175? Widziałem, że układ...
Ta dioda ma za zadanie szybko rozładować kondensator po wyłączeniu zasilania układu. Bez tej diody kondensator może nie zdążyć się rozładować przy krótko trwających zanikach zasilania. Jeżeli nie będzie rozładowany, to nie będzie opóźnienia czasowego koniecznego do bezbolesnego przeprowadzenia inicjalizacji...
Drake160 i Radzio M. - dziękuję za rady, niestety ale żadne z waszych rozwiązań nie pomogło. W pierwszym przypadku układ załączył się ale nie dało się go wyłączyć. W drugim efekt był taki jak bez tego układu, czyli działanie takie jak układu wyjściowego. azibik - dziękuję za sugestie, myślałem...
Wpisz "SIPO" (to jest skrót od serial-in parallel-out) do wyszukiwarki na Elenota.pl; ile chcesz mieć LED-ów? Do 74HC164 łatwo podłączysz 7 do wyjść QA..QG; wyjście QH przez inwerter do wejścia -CLEAR; wejścia A i B łączysz z +zasilania, na wejście CLOCK podajesz impulsy. Używając 2 74HC164 możesz...
Masz rację. Przełącznik S2 w takim razie umieszczę za inwerterem. Sprawdzałem już też bez inwertera i przerzutnik RS i tak nie chce się zatrzasnąć. Wydaje mi się, że przez rezystor 10k w kolektorze tranzystora jest i tak za mała wydajność prądowa aby zmienić stan na wejściu bramki. Zmienię 10k na 1k...
Niestety są kolejne problemy. Te dwa kondensatory 100nF znacznie poprawiły stabilność, ale wciąż zdarza się, że po uruchomieniu licznik dziesiątek godzin nie wyświetla nic, albo godziny zerują się po 13... albo po wyzerowaniu licznik dziesiątek godzin wyświetla jednocześnie zero i dwa. Wyświetlacze...
Schemat z pewnością ktoś opracował i sprawdził w działaniu. Nie mniej warto spróbować odłączyć diody D3 i D4. Powodują one resetowanie przerzutników po każdym naciśnięciu przycisków. Moim zdaniem tak nie powinno być. Reset powinien być tylko po włączeniu zasilania, co zapewniają kondensatory C2 i C5....
Metoda mogłaby być taka: mamy licznik (np. CD4022, albo CD4017), który jest automatycznie resetowany przy włączeniu zasilania, natomiast chwilowy zanik napięcia (przy którym CD4022 ma zasilanie z kondensatora) daje impuls na jego wejście zegarowe. I to by pozwoliło uzyskać przełączanie do 8 różnych...
Dziękuję za podpowiedź. Niestety noty aplikacyjne firmy Dallas nie podają ani sposobu implementacji ani mechanizmu działania funkcji kasowania swoich układów RTC. To co wiadomo to, że wyprowadzenie RCLR (RAM Clear) na nóżce 21 służy do ustawienia w stan logiczny '1' (wykasowania) 114 bajtów pamięci...
A jak dwaj nacisną jednocześnie? Losowo, czy remis? Jak remis: można dać 4 przerzutniki D wyzwalane zboczem, wyjścia not-Q do bramki AND4 (praktycznie 3*AND2), jako clock dać sygnał z przycisku, ale przez bramkę AND2 z wyjściem tamtej AND4 - i już mamy blokadę, remis jest jak będą razem w granicach...
Nie potrzebujesz sygnałów zegarowych. Podajesz na wejścia swoje sygnały i to wszystko. Zobacz w literaturze, jak działa przerzutnik typu D i się wyjasni. Rozumiem, że Twoje sygnały są takie, jak opisałeś. Startują z poziomu "0" i pojawiają sie w jakimś czasie jeden po drugim. Narastające zbocze na...
Witam wymyśliłem coś takiego jak na obrazku. Obok numerka powinien u góry znajdować guzik zapis a drugi to wyświetl ale można zmodyfikować. Jedyne co nie jest zgodne z tym opisem to że clock nie jest wspólny z lcd oraz po naciśnierciu zapisz trza nacisnąć reset a póżniej wyświetl. Ale to tylko kwestia...
Witam ponownie. W ukladach cyfrowych raczej nie uzywa sie analogowych ukladow czasowych. Jak beda potrzebne opoznienia rzedu [ns], zbudujesz to na bramkach. Przy wiekszych czasach stosuje sie uklady timerow 74LS121 lub 74LS123 lub ich nowsze odpowiedniki. Mozna taki timer (albo tez 555) uzyc w konfiguracji...
Generalnie zapis do fifo powinien miec priorytet fifo sluzy do sprzegania modulow o roznych zegarach, w tym rowniez asynchronicznych, nie ma problemu priorytetu zapisu czy odczytu; z twojego, uzytkownika punktu widzenia, adresowanie pamieci na ktorej zrobiono fifo to nie twoj problem, jest ukryte; ...
Specjalnie do takich zastosowań wymyślono 74123 (dwa generatory w jednym układzie, każdy ma jedno wejście czułe na zbocze narastające, drugie na opadające), dwa wyjścia cyfrowe: impuls pozytywny (0...10...) i negatywny (1...01...). Powinien być również w wersjach LS, HC, HCT... jest podobny w serii...
Zrobił bym to na przerzutniku typu D, np. na kości CD4013. Jeden sygnał z fotodetektora na CLOCK, drugi sygnał na D, RESET i SET do masy. Jedną diodę podłączasz do Q a drugą do /Q. Dodano po 4 Diody musisz podłączyć poprzez tranzystory. No i pasowało by sprawdzić czy sygnały z fotodetektorów...
Witam Miałem takie zadanko: Należy zaprojektowac automat, który bedzie rozpoznawac dwie specyficzne sekwencje wejsciowe: cztery kolejne „1” lub cztery kolejne „0”. Okreslone jest wejscie „w” i wyjscie „z”. Jesli w=1 lub w=0 dla czterech kolejnych...
w fpga trudno jest 'odlozyc w czasie', czy tez wykonac sekwencyjnie wedlug kolejnosci wystepowania w kodzie przypisanie wartosci do zmiennej bez jakichs sztuczek; Trudno też mówić o procesie w FPGA. Pisząc o odłożeniu w czasie miałem na myśli "jądro" symulatora. W sprzęcie to poprostu przerzutnik...
/.../w symulacji na wyjściu tego dekodera pojawiają się impulsy dodatkowe/.../ nie sadze, by byl to problem symulatora, ale jesli nie podasz kodu, to trudno cos rozsadnie wyrokowac; jak ty podlaczyles wyjscia dekodera do przerzutnikow, skoro krotkie szpilki je [przerzutniki] wyzwalaja, do portu...
Witam, dawno mnie tu nie było :D Jako początkujący w dziedzinie układów programowalnych radzę sobie już całkiem nieźle ;) Załapałem już o co chodzi i w jaki sposób powinno się pisać kod ... jednak teraz mogę stwierdzić, że pisanie kodu nie jest przyjazne dla projektantów. Wymaga złożonego łączenia modułów...
Witam! Przecież w notach katalogowych masz wszystko napisane. 1/ Te scalaki Toshiby to drivery, czyli wzmacniacze prądowe na tranzystorach Darlingtona typu npn, więc przy okazji negują sygnał (są również produkowane drivery bez negacji). Dzięki nim możesz z układów logicznych, które jak zapewne...
Takie rzeczy jak globalny, asynchroniczny reset podłączony do przycisku można spotkać chyba tylko w płytkach uruchomieniowych :) Jeśli masz podłączać reset do masy, to rzeczywiście możesz sobie spokojnie darować taki dodatkowy sygnał - FPGA po etapie konfiguracji jest już w stanie początkowym zdefiniowanym...
2 ukłądy YCY7447 2 programowalne liczniki BCD UP/DOWN 74190 źródło impulsów 1s np UCY74123, NE555. 2 zadajniki (pokrętło z 0-9 z wyjściem w kodzie BCD) 2 przerzutnik typu D 7474 i 2 przyciski: wpis danych z nastawników do licznika i przycisk start/stop. Jakiś brzęczyk sygnalizujący koniec odliczania. Możesz...
Właśnie dzisiaj zasięgnąłem wiedzy mojego prowadzącego i powiedział że można to zrobić na przerzutniku D. A mianowicie mój układ ma być zasilany 12V stabilizowanego napięcia. Wtedy mogę użyć CMOS 4013 i sygnał podać na chyba CLOCK. Wyjście D połączyć z !Q. I na Q będę mieć sygnał normalny a na !Q będę...
Twój opis jest NIESYNTEZOWALNY , zastanów się dokładniej nam takim czymś: always wykonują się współbieżnie względem siebie, i do tego mają dostęp (zapis), do tego samego reg ! Unikaj takich rzeczy na przyszłość... Zamień to na jeden blok, nawet jak w symulacji Ci pójdzie, na pewno nie przejdzie...
No właśnie jest rejestr szeregowy i tylko dlatego MUSI być "podwójny" zatrzask bo inaczej widziałbyś "przepychanie" danych przez rejestr na wyjściu ponieważ struktura takiego rejestru to przerzutniki połączone wyjście pierwszego do wejścia drugiego wyjście drugiego do wejścia trzeciego itd tak wiec nie...
(at) Mroowa1990 to nie najmniejszego sensu. Stworzyłeś zwykły zatrzask (bo pominąłeś wszystkie możliwości stanu LEDR przy wszystkich stanach op , jakbyś je wymienił miałbyś układ kombinacyjny). Przez syntezę to na przykład nie przejdzie, brakuje Tobie reszty możliwości, np na końcu case when others...
Znalazłem taki kod - Attiny2313 z wewnętrznym kwarcem 8 MHz [syntax=basic4gl] $projecttime = 101 $regfile = "attiny2313.dat" $crystal = 8000000 Baud = 19200 Dim D As Word ' (0-65535) Dim T As Word Dim D0 As Word Dim T0 As Word Dim P0 As Word Dim...
Autorowi udało się rozpracować fragment struktury układu ST24c02 odpowiedzialny za sygnał zegarowy (SCL). Analiza polegała na usuwaniu poszczególnych warstw przy użyciu kwasu fluorowodorowego. Na podstawie analizy warstw udało się określić pozycje elementów i ścieżek: P1...
Czyli pomiary wykazałyby to co podejrzewałem, czyli uszkodzenie pinu. Ad 1. When the SM2..0 bits are written to 011, the SLEEP instruction makes the MCU enter Powersave mode. This mode is identical to Power-down, with one exception: If Timer/Counter2 is clocked asynchronously, i.e. the AS2...
Napięcia na wejściach są dobre więc należy sądzić że pojemność SVR nie ma upływności która mogłaby powodować że nawet przy jej 0V na wyjściach mimo wszystko powinno być jakieś napięcie (typowo blisko 1V) a to dlatego że układ musi przepuścić jakiś niewielki prąd by zadziałało to zabezpieczenie. Działa...
Przepraszam że odkrywam wykopaliska, ale postanowiłem przetestować układ zaproponowany przez kolegę Paweł Es.. Idea jest słuszna, ale się nie sprawdza. Do testu wykorzystałem impulsator z myszki i klon analizatora USBee. Jak się okazało impulsator jest tak słabej jakości że wprowadza ogromne drgania...
Odpowiednie sygnały na pocie LPT (równoległym) do sterowania discolitez zapewnia plugin do Winampa. Jeśli nie zastosujesz multipleksowania, a wszystkie kanały będą aktywne to będą zapalały diody LED (lub żarówki) jednakowo w każdym kanale. Spójrz na schemat poniżej. Wyjścia portu LPT oznaczone jako D0-D7...
Ja się opieram na tym: Z tego wynika że ponad 2 FF są potrzebne gdy pierwszy nie zdąża się ustabilizować (wyjść z metastanu gdy wcześniej w niego wejdzie) w ciągu jednego taktu zegarowego. Tak samo zresztą wynika z tego linku co podałeś. Tam są 2 FF, ale już pierwszy FF daje stabilny stan w momencie...
Mam problem z poniższym schematem. A jaki problem? Tu po pierwsze nie widać, które wyjście przerzutnika jest Q, które nie-Q; z wejściami można się domyślać, po lewej Clock, góra z lewej Reset, góra z prawej D(?). Z wyjściami chyba wypada przyjąć, że na dole po lewej jest Q, po prawej nie-Q, bo...
Witam, mam problem z kompilacją kodu sprzed 10-ciu lat, najnowszy bascom. problem jest z rejestrami: Ocr0b = &H80 Ocr0a = &H80 proszę o wskazanie przyczyny. [code][syntax=vbnet] $proje... = 0 $regfile = "m32def.dat" $crystal = 16000000 ' gdy Baro_idle=0 nie widzi adresu 238 ($EE) ' gdy...
Czy przez przypadek nie masz w konfiguracji sprzętowej CPU ustawionych na bajcie MB0 zegarowych bitów? (System and clock memory) Poza konkursem, może bardziej elegancko zrobić taki przerzutnik XOR'em?
To układ potrzebuje aż 32 elementów Czy ktoś wie z czego może wynikać aż tak duża różnica? pewnie w logu syntezy jest informacja co zostało wyoptymalizowane i dlaczego; w pierwszym przypadku CD4017_wyjscie <= (others => '0') rejestr CD4017_wyjscie jest zawsze "0000" wiec kompilator...
Chcę zrobić prosty zdalnie sterowany przełącznik on/off do zabawki. Wymyśliłem że najtaniej wyjdzie nadajnik fs100a wraz z odbiornikiem i do tego dodam sobie przerzutnik oparty na cd4013. No i tu zaczyna się problem. Na nadajniku przyciskiem zwieram po prostu sygnał z napięciem - to zapewnia przesłanie...
