Moze byc. Pewnie ustawiles External clock. Co jest bledem ;) Teraz musisz podac jakis sygnal zegarowy na nozke XTAL1 zeby moc ponownie przestawic fusebity. Odlacz najpierw kwarc. Ten temat juz byl chyba z setke razy na forum. Szukaj. Pozdro Dexter
Witam. Wiec postaram sie to wytlumaczyc : układ 74164 to jak juz wiesz rejestr przesuwny posiadajacy 2 wejscia : CLK (zegra) i DATA (dane) lub podobnie. Posiada on takze 8 wyjsc ktore moga być w stanie wysokim lub niskim. Za pomoca lini CLK wyslasz sygnal zegarowy , a na wejscia DATA podajesz poszczegolne bity tego co chcesz wyslac na wyjscia rejestru....
Generalnie zapis do fifo powinien miec priorytet fifo sluzy do sprzegania modulow o roznych zegarach, w tym rowniez asynchronicznych, nie ma problemu priorytetu zapisu czy odczytu; z twojego, uzytkownika punktu widzenia, adresowanie pamieci na ktorej zrobiono fifo to nie twoj problem, jest ukryte; opcją byłby zapis na narastającym zboczu zegara i odczyt...
Jak wyslac dana na port z poziomu TurboPascala juz sam wiesz. Nie ma tu zadnego pinu zegarowego. Musisz sam o to zadbac programowo. Oprocz rejestru bazowego np. $378 ktory jest rejestrem odpowiedzialnym za nozki D0-D7 w trybie NORMAL sa jeszcze dwa rejestry odpowiedzialne za reszte nozek. Jesli chcesz uzyskac sygnal "Strobe" czyli informujacy ze jest...
czemu zamiast korzystac z portu clock enable program zuzywa niepotrzebnie jedno z wejsc do celi logicznej ? nie wiem, ale nie sadze, by w alterze pracowali nowicjusze, wiec pewnie maja swoje powody, w koncu oni najlepiej znaja swoje kostki; zawsze mozna wyslac pytanie do ich support, odpowiadaja dosc szybko, ew. pogooglic; /.../mam jeszcze jedno pytanie/.../...
Masz SM [url=https://tel-spb.ru/tv/lg-49uf6907]L... - chassis : LD53K / LD5YK (7.5 MB) - matryca 3840x2160 - main chyba na pcb: EAX66449002 > potem zaleznie od modelu (matryca, i bogactwo TV > przyjmuje kolejny p/nr> zaczyna sié na EBTxxxxx lub EBR * np. EBT63833113 / EBR80611705/ pcb: EAX66449002 model: 49UF6907 * byly te pcb: EAX66466803 (1.0) p.s...
Witam. Stany logiczne dla CMOS mogą być równe napięciu zasilania. Z tego wniosek: przy zasilaniu 4017 z 9V, na wejście zegarowe można podać 9V. Amplituda sygnału wyjściowego układu 555 oczywiście zależy od napięcia zasilania. Do sterowania 4017 lepiej zastosować wersję CMOS. Pzdr.
co do 4 to moim zdaniem nie, gdyz nie jestes w stanie dostac ( w pelni ) dowolnego syg analogowego z syg cyfr; a z reszta to nie pomoge raczej bo to tylko moje domysly a nie pewna wiedza... :/
CKOUT + ustawienie fuse. Szczegóły: Dokumentacja.
Witam, Sygnal tx idzie bezposrednio od procesora MSK do glownego IC mainboarda. Nie ma po drodze zadnych innych rezystorow podciagajacych. Jesli chodzi o sam sygnal i jego poczatkowe zachowanie, to jego chwilowy wzrost pojawia sie w momencie gdy sygnal RES zmienia stan na wysoki czyli uklad zaczyna prace. Napiecie oraz zegar sa w tym momencie juz stabilne....
Według noty do tego SCT2026 sygnał na SDI jest samplowany kiedy CLK idzie w górę więc przy Polarity LOW powinieneś chyba użyć Phase = 0 :D
Ostatecznie zrobiłem tak: z wyjscia U1A bezposrednio ,wchodzi na in plus MC1496 ?, czy pzrez kondenstaor ? probowales moze poodac jeden kanal na in plus MC1496, a drugi na in minus MC1496 ? - z pominieciem U1A ( ewentualnie zastosowaniem go na wyjsciu MC1496 ? moze jest ktos kto dal by rade przekompilowac ten wsad ATiny2313 na innego atmela z wiksza...
połączyłem wszystko tak jak jest to pokazane na schemacie zamieszczonym przez elkarda, tzn. 16 i 5 do plusa, kondzie+2,3,8,9 do minusa. I sądzę, że chyba się udało uzyskać sygnal zegarowy bo wskazania multimetru pokazując napięcie wachające się od ~3,6V do 0,14V pomiędzy pinem 14 a masą :) tzn. im większy dzielnik, tym większy "rozrzut" wskazań ale...
To są sygnały które służą do zegra transmisji (SCLK), informacji czy to jest próbka dla lewego czy prawego kanału (LRCK) oraz dane wejściowe do kodeka (SDTI) i dane wyjściowe (SDTO). Jak otworzysz plik PDF z opisem do kodeka i pójdziesz na stronę 8 to zobaczysz relacje pomiędzy nimi.
Inna nazwa to zbocze narastające i opadające. Dobrze rozumiesz. Tylke te symbole bardziej takie na poziomy a nie zbocza, zobacz tutaj: https://obrazki.elektroda.pl/9347858100_...
/.../będę mógł zastosować do taktowania sygnał z ATMEGI - 24MHz. A inaczej będę musiał wstawić generator kwarcowy/.../ jesli chcesz poeksperymentowac, to mozesz ten zegar z atmegi podac na 2 piny wejsciowe fpga opozniajac jeden z nich o kilkanascie ns, potem xor i masz szpilki na kazdym zboczu zegara, ktore mozesz uzyc jako normalny clock 48MHz w swoim...
Masz 100% pewny wsad. Karta diagnostyczna w tym złączu nic nie da bo nie ma wyprowadzonych sygnałów. Procesor, ram pewny?
Oto obiecany kod (dobiłem się wreszcie do jakiegoś kompa z netem ;) ). .include "m16def.inc" .equ RS = PB4 .equ E = PB3 .equ DB4 = PB2 .equ DB5 = PB1 .equ DB6 = PB0 .equ DB7 = PA0 .equ PCLK = PD6 .equ PDATAo = PC0 .equ PALE = PC2 .equ DO = PD4 .equ DCLK = PD2 .equ RSSI = PA6 .equ DI = PD3 .equ PDATAi = PA7 .equ PINDATA = PINA7 .equ OE_PALE...
Dioda zenara na tak małe napięcie może mieć sporą pojemność co wraz z rezystorem ograniczającym prąd stworzy filtr RC który rozmyje zbocza. A poza tym dioda zenera wymaga nieraz całkiem dużego prądu aby zaczęła stabilizować. A dlaczego by nie zastosować dzielnika rezystancyjnego?
Lekko zmodyfikuję schemat AVT2380 i będzie git. Pozdrawiam Najprościej to kupić gotowy 4-nóżkowy generator za 5 zł i nie rzeźbić jakiś kitów. Takie coś, nawet bez układu testowego - daje na wyjściu TTL.
Przylutuj do pinu Reset rezystor 10k do plusa i kondensator 100nF do masy. Może samo zwarcie na chwilę pinu Reset go ożywi?
Witam. Chcialbym uzyskac sygnal zegarowy do ukladow cyfrowych (o czestotliwosci powyzej 10kHz). Najwazniejszym parametrem jest niska cena ukladu, pozniej mozliwie maly rozmiar a dopiero na szarym koncu stabilnosc czestotliwosci. Prosilbym o rade, ktore rozwiazanie wybrac. Jako ze nie mialem nigdy do czynienia z kwarcem, czy moglby mi ktos powiedziec...
No oczywiście jest to dobre rozwiązanie (wydłużanie meandrami). Dziwne że tego nie znalazłeś.
Plytka posiad dwie pamięci 24c65. Pierwsza z nich jest zadresowana: nóżka 1 do + nózka 2,3 do - druga z nich: nóżka 1 do - nóżka 2 do + nózka 3 do - w pierwszej był zapisany program jak wyżej. a reszta to podłączenie standardowe. Niestety nie widze przyszłosci tego tematu, gdzyż jedyne na co stac innych elektrodowiczów to kopiowanie mojego niedzialającego...
Możesz też wrzucić sygnał multipleksowany na rejestr przesuwny (4 rejestry po tyle bitów co cyfr, albo 7 rejestrów jeśli w 7-segmentowym). Sterowanie rejestrami z sygnału zegarowego, a sygnał zerowania licznika wpisuje jednocześnie wszystkie cyfry (n-ta cyfra na n-tych bitach każdego rejestru) do zatrzasków.
proste... wyślij dodatkowo bajt zer i odczytuj to, co mcp odeśle...
Jeżeli nie wpiszesz danych do SPDR to procesor nie będzie wysyłał danych po spi a więc nie będzie generowany sygnał zegarowy. Jeżeli czekasz tylko na odpowiedz z urządzenia i jesteś masterem to musisz wysłać byle co do tego urządzenia np. 0xFF i czekać sprawdzając czy przyszły dane do mastera. Zegar SPI jest generowany tylko jak coś wysyłasz, a więc...
Witam, moze inaczej zobacz jak dziala przerzutnik D np. 7474, wiesz jaki masz stan wejsciowy a kazdy sygnal zegarowy wpisuje D na Q i !Q. Pozdrawiam
nic nie notowałem... poprostu mialem problem z odmierzaniem czasu na timerach i myslalem ze bycmoze mam ustawiony zly sygnal taktujacy.. wiec zmienilem z external xtal na external clock... Co do reszty fusebitow to nie wiem czy w bascomie byly ustawione tak jak to zczytal z atmegi czy mial to jakos domyslnie w programie ustawione.. ale z tego co pamietam...
Witam, a CPU dziala ? moze masz inne uklady uszkodzone, ten 85C30 ma sygnal zegarowy oraz oddzielne zegary do transmisji, sprawdz czy wogole jest taktowany. Pozdrawiam
Witam, zastanawiam sie nad takim tematem, urzadzenie zewnetrzne bedzie mi podawalo bitowo wynik swojej pracy, dokladnie pod jedna noge uC podlaczony bedzie sygnal zegarowy dla urzadzenia a na drugiej nodze uC w takt sygnalu zegarowego bede dostawal bity danych. Docelowo bedzie ich 14, zastanawiam sie nad sposobem zebrania tych pojedynczych bitow w stream,...
Przejrzalem datasheeta i z tego co wyczytalem to sygnal zegarowy mozesz dostac na oc2, tylko w trybie zewnetrznego generatora RC. PICa nie jest uklad RC tylko rezonator kwarcowy!!!!!!!!!! A to gdzies wyczytala ? :O Patrz screenshot, zrozumiesz o co mi chodzi.
Masz Kolego podać sygnał zegarowy. CLK to jest zegar.External Clock to jest zewnętrzny sygnał zegarowy.Np z drugiego mikrokontrolera. Nie budować zewnętrznego układu RC.
a po co?? jakie czestotliwosci?? i znaczy jak to ma dzialac?? sygnal zegarowy i ten zewnetrzny maja byc identyczne??
Nie mam wiecej pomyslow co moze byc z tym oscylatorem. Mozna podac mu sygnal zegarowy z jakiegos zewnetrznego generatora. 8O
Z tego co mi wiadomo to "rising_edge" można używać tylko do sygnałów zegarowych, a właśnie "rising_edge" rozwiązałby mój problem. Kazdy sygnal moze byc uzyty jako zegar rising_edge ], ale trzeba dobrze rozumiec, co sie robi; problem w tym, ze jesli czesc logiki taktowana jest zegarem 'A', a reszta zegarem 'B', to trzeba bardzo dokladnie przeanalizowac...
Witam. Prosze o potwierdzanie lub skorygowanie moje toku rozumowania w sprawie wykorzystania timerow w procku. Mianowicie teoretycznie zakladam ,ze procek pracuje z 4mhz. Wlaczam timer bez dzielnika,przerwanie generuje co 8 cykli timera a w przerwaniu mam kod w stylu if ck(linia wyjsciowa)=0 then ck:=1 else ck:=0; Czy w takim przypadku na lini ck uzyskam...
Nadajesz UARTem, a próbujesz odebrać (w Saleae) jako PS/2 bez sygnału zegarowego - stąd błąd ramki. Po co ten PS/2? Chyba nadal nie rozumiem, co się tu dzieje.
Pewnie ustawiles External Clock. Teraz musisz na nozke XTAL1 podac zewnetrzny sygnal zegarowy zeby moc ponownie dostac sie do fuse'ow i ustawic External Crystal Resonator bo pewnie o to Ci chodzilo ;) Pozdro Dexter
Ja sugeruje jeszcze sprawdzenie, czy na sygnal zegarowy nie dostaja sie szpile. To potrafi dopiero mikrokontroler wyprowadzic z rownowagi :D W takim wypadku lepiej jest uzyc nie rezonator kwarcowy tylko gotowy oscylator (ale to zawsze jest te kilkanascie zl wiecej)
witam jak zaprogramowac procka avr w trybie wysokonapieciowym ?? jakiego uzyc programatora/softu ?? z tego co wyczytalem w pdf od tiny15 to jeszcze trzeba sygnal zegarowy podawac na wejscie xtal. moze ktos juz to robil ??
sygnal zegarowy moze pochodzic z generatora (zegar CPU?) - po prostu chodzi o konwersje z postaci szeregowej na rownolegla - mozna to np wykorzystac do poprawienia rozdzielczosci (oversampling) i jednoczesnego zmniejszenia obciazenia CPU
A dokładnie w czym tkwi problem?? w zamieszczonej dokumentacji wszystko dokładnie opisano... podlaczasz do uP i piszesz obsluge... CE wlacza transmisje danych, podajesz sygnal zegarowy i w takt zegara przesylasz dane.. Pozdrawiam
bez jakichs dodatkowych opisow chyba nic nie zrobisz to ze nie ma kwarcu to nie znaczy ze sygnal zegarowy wiekszosc mikrokontrolerow ma wewnetrzne zegary RC. Chyba ze jest to w miare standartowy procesor i mozna wyczytac mu program ale to raczej jako ostatecznosc. Swoja droga fajny silnik od czego to ?
NO i czas na uaktualnienie... skorzystalem z opisu dotyczacego zdjecia hasla w dellu, rozebralen komputer na czesci pierwsze i ... okazalo sie , ze na zalozonej zworce na wskazanych nozkach komputer w ogole sie nie odpala, czyli caly sposob po prostu nie dziala. Zreszta jak moglby dzialac, skoro autor kaze zwierac sygnal zegarowy w wejsciem adresowym,...
http://www.xilinx.com/support/documentat... http://www.xilinx.com/support/documentat... http://www.xilinx.com/support/documentat... Niestety nie przeczytam ich za Ciebie. Generalnie chodzi o to zeby kazdy przerzutnik w FPGA dostal sygnal zegarowy w tym samym momencie, a poniewaz z natury...
wg rys. powyzej to chyba podaj sygnal zegarowy o stalej częstotliwości na clock input a na modulation input impulsy całkowane (najprosciej kondensator i opornik, dioda). Jak to zrobić (schemat) Ci nie podam bo niewgłebiam się w ten temat. Ale tak musisz uzyskać stałą częstotliwość! Pozdrawiam :)
Tak to na pewno jest powod. Przelaczyles procesor na zewnetrzny zegar. Teraz aby on zadzialal musisz mu podac zewnetrzny sygnal zegarowy XTAL1 (PIN9). Ja w tej sytuacji sie poratowalem plytka z innym projektem, ktora tez posiadala AVR'a. Do XTAL1 "niedzialajacego" procka podlaczylem sygnal z XTAL2 z drugiego projektu. (Oczywiscie trzeba polaczyc jeszcze...
a jaka wartośc ustawiasz w bitach konfiguracyjnych?? jaki masz podpiety zewnetrzny kwarc - wartość?? i najwazniejsze nie wiem jak pony ale trzeba zwracac uwage co dla programu oznacza ustawiony bit ... "0" oznacza zaprogramowany a "1" niezaprogramowany, czyli calkiem prawdopodobne ze zamiast zewnetrznego kwarcu ustawiles zewntrzny sygnal zegarowy
Co moze byc tego przyczyna lub tez jak najlepiej do dotestowac? Podpiecie analizatorem stanow raczej odpada :) Przyczyną może być opóźnienie sygnału zegarowego na SRAM względem sygnału zegarowego wewnątrz FPGA. Może to też być kwestia opóźnienia wewnątrz FPGA za ostatnim lub przed pierwszym przerzutnikiem. Dzisiaj sprobuje na malutkiej czestotliwosci...
układ zegarowy włącznik zegarowy sterować zegarowy
pokojowy termostat temperatura zmywarka pompa ciepła siemens sprawdzić turbina sprawna
oprogramowanie telewizor toshiba radio calculator
Amica AK260 AK 0600 – lata produkcji lodówki zamrażarki, identyfikacja rocznika Przetwornica buck do akumulatora 24V – jak uzyskać stabilne 18V, moduły LM2596, XL4015, MP2307