Wg. Horowizta i Hilla jednak, jeśli licznik ma zatrzask na wyjściu, to zawsze jest to zatrzask przezroczysty, aby można było używać licznika tak, jakby zatrzasku nie było. W dokumentacji tej konkretnej kostki jest wyraźnie napisane że bufor przepisuje na zboczu rosnącym (nie stanie). Czyli nie jest możliwe ustawienie go w LS590 jako przeźroczysty....
https://obrazki.elektroda.pl/9337556500_... Pewna wyjątkowa osoba zasługiwała na równie wyjątkowy prezent, a że nie jestem fanem kupowania niespodzianek, postanowiłem "zrobić" coś własnym rękami. 1. Wstęp, motywacja 2. Zarys konstrukcji 3. Płytka z diodami - projekt (łączenie diod) 4. Płytka z diodami - projekt (zatrzaski) 5. Eagle...
https://obrazki.elektroda.pl/4608942800_... W tym artykule opiszę projekt oraz konstrukcję testera układów FPGA własnego pomysłu, do którego budowy zostałem zmuszony przez Chińczyków, bo w ostatnio zamówionej paczce od nich co trzeci scalak był wadliwy. Tester po wciśnięciu jednego przycisku dogłębnie sprawdzi włożony układ. Będzie...
https://obrazki.elektroda.pl/2823437700_... Motywacja Naprawiając różnego rodzaju joysticki od konsol retro, niezbędną potrzebą była diagnoza stanu takiego urządzenia. Każdorazowe wyciąganie innej konsoli z szuflady, podłączanie do niej kontrolera, włączanie TV, szukanie odpowiedniego kartridża z grą, aby móc przetestować wszystkie...
https://obrazki.elektroda.pl/7181473700_... Stosując moduł kamery Podgląd na żywo z OV7670 na TFT 128x128 ILI9163. Na filmie poniżej efekt działania podglądu na żywo z kamery, który pozwolił stwierdzić prawidłowe działanie modułu kamery, oraz ustawić ostrość obiektywu: https://filmy.elektroda.pl/6_1534532529.... Moduł wykorzystuje...
https://obrazki.elektroda.pl/9873515400_... Zapoznanie z bohaterem Dzisiaj zapraszam na wycieczkę po meandrach dzieła sztuki, które to zostało stworzone w okolicach roku 1992 przez inżynierów firmy SONY, a nosi nazwę MHC-4700. Prezentowany eksponat jest wieżą w formacie midi składającą się z 4 “klocków” oraz 4 'głośników'. Ponieważ...
CPLD ma zewnętrzny sygnał zegarowy :) Wraz z opadającym zboczu na NSS (czyli wybór układu "CS") chciałem aby informacja była przepisywana do buforu i potem przesyłana, więc ten sygnał był by przepisujący. W drugą stronę można by było zrobić, aby bufor odbioru był przepisywany "na zewnątrz" (czyli dla CPLD) w czasie narastającego zbocza na NSS. Ale jeszcze...
Jak widzisz funkcja ta może byc konfigurowalna w taki sposób, że albo korzystamy z pollingu albo z DMA. Powiedz o jakich dokładnie błędach mówisz, bo z tego co pamiętam to jest to niemal to samo co mówi RM (z małymi wyjątkami w kolejności włączania np. SPI/ustawiania kierunku - eksperymentalnie doszedłem do poziomu bezbłednego przy jednoczesnie dużej...
czyli będzi to coś takiego , czy tak?? :arrow: DataPort := 1026; Dana :=TestLPT.DLPortIO.Port[DataPort]; Dana := (Dana or $80); //7BIT NA 1 Dana := (Dana and $60);//6 i 5 na zero TestLPT.DLPortIO.Port[DataPort]:=Dana; , //potr włączony i teraz otczytujemy daną czy tak?? :sm28: DataPort:=$378; Dana:=TestLPT.DLPortIO.Port[DataPort+3]; z tego co wiem to...
Witam, mam taki problem: mam sygnał zegarowy pochodzący z wyjscia PWM mikrokontrolera i muszę go doporowadzić do 32 wejść na wzmacniacz operacyjny (wejście ujemne). Przed samym wejsciem na wzmacniacz mam opornik 3,3kOhm. Pytanie: czy moge bezpośrednio podłączyć syganł z mikrokontrolera do tych wyjść? Czy może powiniene zastosować jaikś bufor np. 74hc244...
Reasumując: Procesor zasilany stabilnym 5V, programator zgodny z stk200 ma bufor 74HC244 zasilany od procesora przez diodę (na niej spadek napięcia). PonyProg daje "Device missing.." zatem wymuszam zapis i obserwuję woltomierzem sygnały. Pojawia się zero na Reset, Jest stabilnie "coś" na SCK (skuteczne napięcie ok. 2V , czyli wygląda to jak prostokątny...
Nie da się ustawić, bo jest to fizycznie niemożliwe, chyba że dostaniesz się do struktury i sobie mostek drutem zrobisz ;]. Multiplekser sygnałów zegarowych, którego wyjście jest jedynym źródłem zegara dla ADC, nie ma doprowadzonego sygnału bez podziału, najmniejszy dostępny to 2. Nie będzie próbkował z taką częstotliwością, bo się po prostu układy...
To jest raczej CLK. To jest sygnał zegarowy którym można taktować procesor. Na wyjściu DATA/nFFS (FSK to jest wejście) mogą pojawiać się śmieci. Jeżeli to ma być proste sterowanie włącz/wyłącz to zwykle wystarczy obród RC o dużej stałej czasowej, rzędu 100...200ms. Kody programów na razie włączają bufor FIFO. Trzeba więc je zmienić.
Witam. Nie wiem czy wątek jest jeszcze aktualny, ale podrzucę kilka uwag do rozpatrzenia. 1. GORĄCO polecam poszukać sprzętu o szerszym paśmie niż wymienione 20MHz. Przy zabawie z sygnałami cyfrowymi wąskie pasmo oscyloskopu bywa denerwujące. Proszę zauważyć, że sygnał prostokątny o wyższych częstotliwościach będzie na ekranie coraz bardziej zniekształcony...
A, czyli to wcale nie jest interlaced. Chodzi tylko o to żeby dane z pamięci pobierać co drugą linię, ale wyświetlać już normalnie (gdzie brakujące linie trzeba wyliczać z sąsiednich)? Może interlaced to za dużo powiedziane. Mniej więcej na tym polega co napisałeś. Przedstawię to rysunkiem: http://obrazki.elektroda.pl/7688449100_1...
Znalazłem kilka wersji programatorów STK 500 Nr 1 Cena 46zł http://obrazki.elektroda.net/83_12434545... Protokół AVRISPv2 (kompatybilny z STK500v2), interfejs USB 2.0 lub USB 1.1 konwerter RS232 <-> USB (TxD, RxD. Dowolna konfiguracja parametrów transmisji), przełączanie miedzy programatorem a konwerterem za pomocą jednej zworki, podwójne...
http://obrazki.elektroda.pl/6709419000_1... Stworzony przez Alexandra Manna i opublikowany w serwisie Circuit Cellar system MiniEmail jest niezależnym, mikroprocesorowym klientem poczty e-mail. Jest cichy, łatwy w użyciu, energooszczędny – i co najważniejsze – odporny na robaki rozsyłane mailami. Kolejną zaletą jest też...
Autorowi udało się rozpracować fragment struktury układu ST24c02 odpowiedzialny za sygnał zegarowy (SCL). Analiza polegała na usuwaniu poszczególnych warstw przy użyciu kwasu fluorowodorowego. http://obrazki.elektroda.pl/3833708300_1... http://obrazki.elektroda.pl/7775418900_1... http://obrazki.elektroda.pl/2470306700_1...
Na stronie producenta: http://www.nordicsemi.com/index.cfm?obj=... jest datasheet, zwięzły, opisane to co najważniejsze, jest graficznie przedstawiony algorytm nadawania i odbioru. Transmisja jest bardzo prosta, zależy kto w jakim języku pisze, ja robię w avr-gcc ale robiłem też w bascomie, przykład w avr-gcc - tylko kawałek...
Jest szereg powodów, dla którego I²C jest jednym z najczęściej używanych protokołów w systemach wbudowanych do komunikacji. Projektanci wolą I²C, ponieważ wymaga tylko dwóch przewodów: linii danych (SDA) i linia zegara (SCL). Linie te umożliwiają wielu urządzeniom komunikowanie się poprzez jedynie te dwie linie. Prostota I²C nie oznacza...
Jest sens jeśli chcesz np.: - korygować wypełnienie przebiegu do 50%, - korygować opóźnienie wejściowego bufora zegarowego byćmoże jeszcze coś o czym zapomniałem...
http://obrazki.elektroda.pl/9470588900_1... Poznajmy Nibblera - 4-bitowy procesor, zbudowany w domu. Od czasu, kiedy autor stworzył komputer BMOW1, otrzymywał wiele zapytań, jak zabrać się do skonstruowania w domu własnego komputera. I jako że BMOW to skomplikowana maszyna, autor postanowił opracować urządzenie, którego działanie będzie...
Na zdjęciu jest 8312 i jest taki układ pełniący funkcję bufora sygnałów zegarowych, ale nie widziałem od żadnego producenta w takiej obudowie.
Taktowanie za buforem jest używane jako "wzorzec" częstotliwości dla układów analogowych, stąd potrzebne buforowanie. Wydaje mi się, że przebieg na rezonatorze kwarcowym ma zbyt niski poziom H, dlatego bramki traktują go jak L, co w efekcie daje stabilny stan wysoki na wyjściu inwertera. A może da się w jakiś sposób podnieść wysoki poziom na wejściu...
1. to już zależy od generatora 2. u mnie nie było z tym problemu, podpinałem 5V generator, avra i parę innych elementów 3. oczywiście, jest do tego specjalny bufor wyjściowy(nazwy nie pamiętam, taki z dodatkowym sygnałem włączającym), na jednym pinie może być i wejście i wyjście
... SEG_ON EQUP1.6;włączenie wy˜wietlacza 7-segm. ;Peˆne adresy urządzeń we/wy systemu DSM-51 F_CSDS EQU0FF30H ;bufor wyboru wskaźnika F_CSDB EQU0FF38H ;bufor danych wskaźnika ;Staˆłe używane w programie DISPLAY EQU00001001B;wybrane wskaźniki - 1i4 CODEQU01011011B;wybrane segmenty LJMPSTART ORG100H START: MOVDPTR,#F_CSDS ;adres bufora...
Witam. Nie do końca jestem pewien czy to odpowiedni dział, proszę o ewentualne przesuniecie. Mój problem polega na tym, że mam sygnał zegarowy średnio 10-20MHz, który steruje buforem. Na wyjściu bufora jest drabinka rezystorów. Niektóre z rezystorów są zwierane aby zmienić poziom sygnału - dzielnik wyjściowy sterowany elektronicznie. Tu się pojawia...
czemu zamiast korzystac z portu clock enable program zuzywa niepotrzebnie jedno z wejsc do celi logicznej ? nie wiem, ale nie sadze, by w alterze pracowali nowicjusze, wiec pewnie maja swoje powody, w koncu oni najlepiej znaja swoje kostki; zawsze mozna wyslac pytanie do ich support, odpowiadaja dosc szybko, ew. pogooglic; /.../mam jeszcze jedno pytanie/.../...
Poza tym nie pisałeś wcześniej (albo ja nie zauważyłem) że układ podłączasz do portu LPT. Na sygnale zegarowym od strony LPT, przed buforem koniecznie daj szeregowy rezystor, a może i mały kondensatorek - kilkadziesiąt piko, powiedzmy do 100. Taki filtr musiałem dodać na sygnale zegarowym w programatorze STK-200 do AVR (1k+100p).
ja mam 2.0.09 i nie wyświetla poprawnie, stąd można snuć wniosek że to kwestia jakiś ustawień no ale wracając do tematu, bo robi się mały off, z tym DCMem to bardziej z mojego punktu widzenia istotna jest kwestia nie tego jak jest obliczane przesunięcie fazowe, ale kwestia tego (jak pisał J. A.) przesuwanie fazy na DCM, procz dodania extra opoznienia...
Jak to się nie da? Przecież autor tematu chce wymontować wyświetlacz i dorobić układ sterowania. Załączam mój projekt układu sterującego dwoma wyświetlaczami. Układ ma za zadanie liczenie od 19 w tył i zatrzymanie się na liczbie jeden jednocześnie wysyłając stan wysoki na tranzystor. Wznowienie odliczania realizowane jest poprzez zwarcie przełącznikiem...
A takie pytanie, czy układ 74HCT573 jest z pewnego źródła? Raczej tak. Prawdopodobnie kupiony w TME. Zresztą wszystkie układy logiczne testowałem programatorem TL866, więc ten także przeszedł test przed zamontowaniem w układzie. No i jednak cały komputerek działa poprawnie, problemy dotyczą tylko karty CF... Czy jest możliwość wymiany na układ innego...
Napięcia raczej ok resztę załącza APE także dopóki nie wystartuje napięć tych nie będzie. Napisz coś więcej tj. czy telefon po zalaniu, upadku?? Czy daje się flashować, jeżeli nie to jakie błędy wyrzuca. Sprawdź jeszcze układ bufora sygnału zegarowego D5500 często on jest przyczyną takich objawów. Jeszcze jedno czy telefon normalnie reaguje na włącznik...
Ok z tego co przeczytałem to dwukierunkowy bufor można zrealizować w taki sposób, że gdy pin dwukierunkowy pracuje jako wejście to sygnał podawany jest na na pin dwukierunkowy pracujący jako wyjście poprzez przerzutnik D sterowany sygnałem zegarowym. Czyli oba piny połączone są ze sobą dwiema "ścieżkami" i w zależności od kierunku transmisji A->B...
Potem wyrzuciłem zmienne zamieniając je na sygnały poza procesem (czyli, wymusiłem w ten sposób synchronizm, hmm?)... Wymusiłeś wstawienie kilku przerzutników które miejmy nadzieje przetną ścieżki sygnałów tak aby nie było wyścigów. Sprawdź dokładnie w symulatorze czy o takie działanie układu Ci chodziło, variable a signal to dwie różne rzeczy. Jak...
Lepiej użyć 4060 i na wyjściu dać bufor odwracający. Uzyskasz dwa przesunięte o 180 st sygnały o dużej stabilności( 4060 zawiera dzielniki częstotliwości i generator zegarowy).
Witam, Chcę zbudować następujący układ: główny 1xatmel z kwarcem 7.3728 [xtal1,xtal2] (do poprawnej i szybkiej transmisji UART) i dodatkowo do tego 4xatmel, przy czym dla każdego z tych dodatkowych 4atmeli sygnałem zegarowym byłby sygnał pochodzący z pierwszego atmela [nóżka xtal1] - doprowadzony do 4xatmel na wejście xtal1. Odległości między atmelami...
Witam! Czy istnieje sposób na zwiększenie czasu propagacja na danych pinach wyjściowych? Mam wersję 10ns i chcę zrobić FSM udającą procesor MC68000, głównie sygnały AS, R/W, UDS i LDS. Sygnały te pojawiają się około 20-30ns względem zbocza sygnału zegarowego, jak uzyskać takie propagacje, czy jedyne wyjście to stosowanie buforów zewnętrznych?
W pliku SPI.v masz [syntax=verilog] always (at)(posedge cs) begin data <= tmp_data; end [/syntax] Jesteś pewien, że to dobre rowiązanie? To ci stworzy przerzutnik taktowany ChipSelectem, tymczasem ChipSelect to nie jest sygnal zegarowy. W tym projekcie to raczej bez znaczenia, ale nie powinno sie tworzyc dodatkowych/sztucznych zegarow. Raz, że nie...
Co do DCM tak wszystko zrobiłem poza tym, że zegar CLKFX nie podpiąłem przez BUFG. Muszę trochę poczytać, bo za bardzo nie wiem o co chodzi z BUFG:)) BUFG jest to primityw w ukłądach Xilinx-a, jest to "bufor zegarowy" i oznacza tyle że sygnał ma być ciągnięty globalnymi dedykowanymi liniami sygnału zegarowego (czyt. docierać do wszystkich przerzutników...
Co daje kompilatorowi informacja, że dany sygnał jest zegarem ? Wynika to przecież z opisu w Verilogu. Czy chodzi o przypadek kiedy takich potencjalnych sygnałów zegarowych będzie więcej ? Z jakiego powodu podaje się wartość period dla zegara ? By narzędzia mogły sprawdzić generowaną konfigurację – przecież ostatecznie układ będzie miał za zadanie...
Co do wypowiedzi kolegi symndz to rzeczywiście nie powinno rysować tej linii przy sinusie. Z literatury którą czytałem do mojego projektu oscyloskopu, było jasno napisane, że jeśli oscyloskop ma np. rozdzielczość 8 bit , czyli 256 stanów, to przeważnie na wyświetlaczu pokazanych jest 200. Ktoś by mogł powiedzieć - strata bitów... ale w oscyloskopach...
a powiesz mi jakiej częstotliwości mają być to sygnały? i czy ta próbka która ma być ograniczona do 16 bitów to znaczy ze bufory mają mają mieć pojemność 16 oraz w jaki sposób to wyświetlać na ledach?
Zabrałem się z oscyloskopem za układ wygląda na to ze coś jest nie tak z buforami. Jedyna linia która widzę ze ma sygnał na właściwym poziomie jest TMS która idzie od FTDI przez pojedynczy bufor (U8). Ogólnie to nie wiem dalej co jest grane śledząc line TCK (b_tck) widzę tam jakieś śmiecie (nie mam sygnały na poziomie 0-3.3V ale jakieś nie wiadomo co)...
Doczytałem, że do 1MHz. Testowałeś faktycznie I2C przy takiej częstotliwości? Testowałem z układem zegara RTC (MCP7940M), którego producent deklaruje kompatybilność do 400kHz (tylko taki miałem pod ręką). Taktowanie mastera było ustawione na 1MHz, ale slave może "rozciągać" sygnał zegarowy w razie potrzeby. Nie sądzę, aby były jakieś problemy przy...
Najprościej to licznik scalony np. 40193, bufor z bramki AND na wejściu zegarowym, i z wyjścia carry odłączasz zegar i sterujesz czym potrzebujesz. Czas regulujesz częstotliwością zegara, który możesz wykonać np. na ne555.
Witam, Mam do zrobienia projekt w którym ATMEGA128L oraz CPLD mają być taktowane z tego samego kwarcu. W nocie do AT90S2313 na stronie 4 jest rysunek, że z nózki XTAL2 można zdjąć przebieg zegarowy poprzez bufor, natomiast w nocie dla ATMEGA128 nie ma takiego wariantu pokazanego. Czy ktoś może stosował takie zdejmowanie sygnału, lub czy ktoś się orientuje...
Wszędzie gdzie napiszesz falling/rising_edge program syntezy myśli że jest to sygnał zegarowy - dlatego przydziela mu konkretne ścieżki w układzie. Aby tego uniknąć robi się sygnał buforowany (przez rejestr) zsynchronizowany z podstawowym sygnałem zegarowym clk oraz porównanie sygnałów (prev = '1' and actual = '0'). Wtedy też uzyskasz informację o tym...
https://obrazki.elektroda.pl/2612302100_... Poniższy projekt jest ulepszoną wersją prezentowanego przeze mnie jakiś czas temu generatora wzorcowego synchronizowanego z odbiornikiem GPS. W związku z tym opis będzie krótszy, wspomnę tylko o różnicach oraz nowych funkcjonalnościach urządzenia. Przed dalszą lekturą warto zapoznać się z...
Bez schematu ani rusz ! No właśnie! Zegewe! Prawdziwym curiosum jest użycie Fjip-Flopa J-K (7476, który zatrzaskuje się przy negatywnym zboczu CK) w kombinacji z przerzutnikiem D (7474, który zatrzaskuje się przy pozytywnym zboczu zegara). Trywialny rejestr przesuwny na typie 7476 dla poprawnej pracy wymagałby krótkiego impulsu zegarowego i galwanicznego...
sygnał zegarowy wyjście sygnał zegarowy bufor sygnał
restarty samsung rezystancja drutu sterowanie diodą ne555
philips service manual lodówka samsung problemy rl41pcih
Flespi Password Length Requirements and Solutions BMW X4: Niedziałające zegary i kontrolki - przyczyny i diagnostyka
