wejścia altera

Jak podłączyć kwarc do dedykowanego wejścia clock w FPGA Altera?

/.../ bez urazy, ale musialem to przeczytac pare razy, by zrozumiec o co chodzi ... ;) sprobowalbym 2 rzeczy: 1. puscic zegar z tego kwarcu na clkctrl modul input ext_osc_clk; // twoj oscylator inout dummy_clk_out; // 'niby' wyprowadzamy zegar na zewnatrz // ale przez pin dwukierunkowy _INOUT_! input dummy_clk_enable; // cos, co 'niby' steruje buforem...

[FPGA][ALTERA/INTEL] Simulation Waveform - nieoczekiwane stany Unknown Forcing

No to jest jeszcze opcja ze sam wpisujesz te X do pamięci :wink: . Pokaż co się dzieje na interfejsie do zapisu RAM. Najlepiej to pokaż przebiegi ze wszystkich wejść/wyjść ramu.

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

Odczyt danych 12-bit 1.4MHz z kamery KAF1404 – alternatywa dla karty akwizycji

Kup sobie coś co konwertuje Camera Link do USB3 i podłącz do PC-ta albo RPI. Są to rzeczy drogie i nie zrobisz takiego grabera samodzielnie, Właśnie dlatego takie rzeczy robi się na FPGA, w których można skonfigurować wejścia jako LVDS. Altera DE0 nano kosztuje 100 euro, coś więcej jak 400 zł więc nie aż tak znów drogo. DE0 nano ma na pokładzie pamięć...

[PLD] Funkcje dedykowanych wejść w układach PLD Altera: global clock, clear, OE

Witam! W układach PLD Altery sa 4 wejścia oznaczone jko global clock, global clear, global OE, ded.input. Do czego to służy i kiedy trzeba tych wejść używać?

Połączenie równoległe wyjść Altera do wspólnego wejścia - bufor 74LVC2T45, bramka AND

dzięki za odpowiedź - sęk w tym że ma być bufor... układ albo nadaje 0-1, albo jest niekatywny w Z. pomiędzy alterą a buforem dałem pull-up rezystor do 3.3V, bufor z 3.3 na 5V a na wyjściu (ponieważ to wszystko to sygnał cyfrowy) bramkę and z połączonymi wejściami. chyba znalazłem odpowiedź - bramka AND serii 74AHC to bramka typu LS TTL Low power Schottky...

Jak zrealizować układ kombinacyjny z 32 wejściami i 1 wyjściem?

Altera z serii MAX3000A np. EPM3064A

Jaki wybrać CPLD jako zastępstwo dla układów serii 74xxx

Jakiś czas temu były dość dostępne np XC9536XL (XC9572XL) Mają też wejścia 5V tolerant. Pod windowsem można przez LPT kabelkiem zaprogramować. To tyle wiem ;) Powinny jakieś być też altery, ale jeśli chodzi o cpld i programatory do tego to nie wiem.

[epm3064] Czy wejścia dedykowane w EPM3064 reagują szybciej na taktowanie zegara?

Witam! Układ EPM3064 (podobnie jak i inne układy firmy Altera) posiadają po cztery wejścia dedykowane jak np GLOBAL CLOCK, czy to wejście po prostu szybciej reaguje na taktowanie zegara zewnętrznego niż gdybym podłączył go pod zwykłe wejście? Czy jest jeszcze jakaś inna zaleta?

DVI Altera lub Xilinx. Odczytanie danych z karty graficznej.

Kłopot w tym, że ta druga strona to wejście, a DVI wyjście ;-( Albert

Konwerter sygnału z archaicznego LCD (wybór układu, pisanie programu)

Układu szukam ogólnie dla siebie (do nauki) i żeby na nim dojść do rozwiązania, wtedy zrobię układ docelowy na tym samym, albo podobnym układzie, żeby uniknąć znaczących przeróbek programu. Jak rozumiem z Twojej wypowiedzi jak kupię to co wstępnie wybrałem i zrobię na tym to co potrzebuje, to później mogę wejść na stronę Altery i już wiedząc dokładnie...

Najtańsza czujka ruchu z wyjściem cyfrowym lub sonda z przetwornikiem AC

Czujke chce podłączyć do płytki firmy Altera DE2 poprzez piny GPIO. Dlatego wydaje mi się, że czujka musi miec na wyjsciu sygnal dyskretny (lub byc zespolona z prztwornikiem ). Czyli do [url=http://users.ece.gatech.edu/~hamble... produktu? Jeśli tak, to spokojnie taka czujke podepniesz. Wyjście NO, jeden z pinów czujki do masy, drugi do wejścia....

Jak wejść w tryb serwisowy telewizora Panasonic TX-29PS12P?

Procedure: 1. Set bas to maximum. 2. Set treble to minimum. 3. Press simultaneously VOL- (on TV) and reset buttons (on RC). 4. Select service parameter using red/green buttons on RC. 5. Alter value using yellow/blue buttons on RC. 6. Save changes by pressing store. 7. Exit SERVICE mode by pressing normalisation button on RC.

Schemat połączeń VGA, PS2, USB z FPGA - opis pinów i sterowanie

1. Jak się nazywa w układach CPLD wyprowadzenie które zewnętrznie ustala do jakiego napięcia podwieszone jest wyjście? Chodzi mi o układy ATF1500 lub ..7000 Altery. Oprócz wejść I/O są wejścia specjalne zegarowe? szybkie? jak są oznaczone? czy sygnał zegarowy mogę podać na obojętnie które wejście zegarowe? jak klasyfikuje się wejścia pod względem funkcji...

Plus po zapłonie po uruchomieniu silnika (w momencie ładowania alter)

Nie przejdzie, ponieważ urządzenie jest przenoszone do różnych pojazdów i podłączane tylko pod plusa, dążę do tego, żeby samo rozpoznawało uruchomiony silnik, bo ma wejście na plus po zapłonie.

"Trójwymiarowe" kości DRAM będą wydajniejsze i oszczędniejsze od DDR3

http://obrazki.elektroda.pl/7477312900_1... Obecnie rozwój pamięci DRAM nie nadąża za rozwojem procesorów, w związku z czym ten drugi jest hamowany. Dzieje się tak, ponieważ pamięci nie są w stanie dostarczać danych do CPU lub GPU wystarczająco szybko. Samsung i Micron chcą temu zaradzić, wprowadzając "trójwymiarowe" kości pamięci oraz powołując...

USBee AX pro - analizator, generator, oscyloskop - proszę o opinię kolegów.

Czy posiadając klon USBee AX można go w jakiś sposób zmusić do pracy jako USB Blaster (progr. Altera) - takie rozwiązanie proponuje chińczyk w swoim MiniLogic, niestety MiniLogic nie posiada wejścia analogowego ..

Projekt systemu alarmowego - schemat + źródło dla ALTERA

Projekt specyficznego systemu alarmowego zaprojektowanego przeze mnie na zlecenie. Sygnał na jednym wejściu wyzwala alarm np. po 1s, na drugim po 20s, natomiast kasowanie jest realizowane z osobnego wejścia i w zależności od tego, które wejście spowodowało włączenie alarmu, wystarczy nań podać odpowiedni poziom napięcia lub odpowiednią kombinację bitów....

Mikrokomputer COBRA 1

W tabeli chyba brakuje opisu /Q1 który aktywuje zapis do latch U18 trzymający stronę pamieci U25 (A14-A18). Trzeba będzie dodać. faktycznie brakuje. Dodano po 4 możnaby wtedy łatwo dodać drugi '138 i podwoić (zagęścić) dekodowanie peryferiów IO. Takie rozwiązanie będzie wymagało sumowania kilku wyjść dla interfejsu ATA, czyli w przypadku kroku po 2......

Jak stworzyć regulowany generator prostokąta 2MHz na FPGA Altera?

No to tu właściwie sam układ jest prosty. Musisz zrobić wyzwalany generator paczek impulsów. Przychodzi zbocze sygnału Fprf, jest zapamiętywane w pierwszym przerzutniku synchronizatora, wyjście tego przerzutnika wchodzi na wejście D drugiego przerzutnika, który jest taktowany sygnałem 2 MHz, tu chodzi o to by początek paczki był zsynchronizowany z sygnałem...

FPGA Altera DE0 - Problem z odczytem temperatury z czujnika DS18B20

Wydaje mi się że robię to dosyć dobrze zegar wybrałem 20ns(50MHz) jednie z tym wejściem na 1-wire mogłem zrobić błąd bo jest dwu stronne ale sprawdze to... ale wydaje mi się ze ModelSim-Altera 6.4a jest nie dopracowany i tak będę musiał inaczej dojść do rozwiązania

Zasada działania i podział układów PLD - materiały i struktura

Wejdź na strone producenta (xilinx, altera ....) i pooglądaj sobie obrazki, tyle że znajdziesz na nich najnowsze układy CPLD (EPLD, różnie je nazywają). Jak chcesz poszukać o jakiś starszych typu PLA, PAL, PLS .... to musisz zajrzeć do książek. Poszukaj książek Tadeusza Łuby albo nowych książek Zbysińskiego (z AVT), tylko nie wiem czy w tych "drugich"...

Czy XUP USB-JTAG Progr. Cable jest potrzebny do FPGA Spartan 3?

Może jak się zmienią czasy w europie i będzie to opłacalny interes to wejdę głębiej w układy PLD, jak na razie chcę tylko je poznać. Jest to bardzo opłacalny interes już od kilku dobrych lat, od telekomunikacji po telewizje cyfrową. To że nie widać tego w małych firmach, to nie oznacza że FPGA nie są stosowane w Europie czy w Polsce na globalną skalę,...

Wybór zestawu: AES-SP3A-EVAL400-G czy Xilinx CoolRunner-II do 250 zł?

Wiem że ta płyta to staroć i odstrasza mnie pojemność bramek programowalnych tego cyclona tylko 12000 a spartan ma 400000 to zasadnicza różnica tylko że ten kit Altery ma strasznie dużo wyjść wejść wyświetlacz segmentowy lecz czy to jest sens samo nie wiem i to bede obsługiwał LCD 2x16 wiec sam nie wiem

Sterownik matrycy LCD w układzie Altera Cyclone III

Witam, tematem mojej pracy inżynierskiej jest sterownik matrycy LCD. Z Uczelni wypożyczyłem układ Altera Cyclone III i muszę zaprogramować wyświetlacz 128x64 px w środowisku Quartus. Wykonywałem w nim jakieś proste programy jednak ten wyświetlacz mnie oraz mojego promotora trochę przerósł :P W dodatku w internecie strasznie trudno znaleźć jakiekolwiek...

Jak napisać strukturalnie rejestr 9-bitowy na przerzutnikach D w VHDL?

Witam. Jak co 2 tyg mam wejściówkę z vhdla i wszystko szło dobrze do czasu napisania pewnego programu STRUKTURALNIE bo funkcjonalnie zrobiliśmy z kumplem. Zadanie polega na napisaniu strukturalnie rejestru 9 bitowego na przerzutnikach typu D. Czyli muszę zaprojektować zapewne 9 przerzutników typu D STRUKTURALNE. oprócz tego rejestr musi zapisywać informacje,...

Projekt na MAX plus II firmy altera lub projekt na kartce?

Opisz dokładniej jak ma być liczona wartość wyjściowa bo to co napisałeś jest niejednoznaczne. Maja być sumowane wagi bitów jednej liczby czy obu? Dokładnie, najlepiej na przykładzie wyjaśnij co ma być na wyjściu , inaczej trudno będzie pomóc. Wejście, wyjście ma być równoległe czy szeregowe?

Zapis/odczyt danych przez USB do płytki startowej Altery

Ten analizator to SignalTap II Logic Analyzer? Próbowałem z niego korzystać, ale jakoś nie za bardzo umiem. To znaczy nie wiem jak podać sygnał testowy na wejście filtru. Nie za bardzo widzę tam opcję wpisywania danych, przeczytałem też jakiegoś Handbooka na stronie Altery, ale tam też nic nie znalazłem. Sygnał testowy jaki chcę podać mam wygenerowany...

Jakie małe programowalne układy logiczne mają przyszłość?

Które małe (do maksymalnie 40 nóżek) układy programowalne możecie polecić? Nie polecam podejścia na zasadzie "wybieram taki układ, aby miał mało nóżek, bo łatwo go zamontować". Nie wiem czy jest sens tak się ograniczać, szczególnie na etapie nauki. Dzięki za odpowiedź. Tyle, że ja nie wybieram układu tylko do nauki, ale do konkretnych zastosowań. I...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

Witajcie, Mam pytanie do Was, czy ktoś z tutaj obecnych używał z powodzeniem generatora filtrów firmy Altera FIR Compiler? Otóż mam problem z projektem modulatora sigma - delta i właśnie ze stopniem filtru interpolacyjnego. Temat jest opisany tutaj: (przepraszam, że nie wklejam całości, ale tak wydawało mi się to bardziej sensowne) [url=http://www.alteraforum.com/forum/sh...

Access SQL VBA - Przekonwertowanie kwerendy Select From na vba

Cześć :) Select From która dodaje kolumnę do tabeli oraz stosuje w niej funkcję. Kwerenda "SELECT ...FROM" nic nie dodaje. Jest ona z rodzaju DML (Data Manipulation Language) - i służy do "wybierania" danych z bazy. Co do dodawania kolumn masz instrukcję DDL "ALTER TABLE" -> http://office.microsoft.com/pl-pl/access...

Altera EPM7032 - błędy przy przypisywaniu pinów w kompilacji Verilog

Z ustawieniem SLOW SLEW RATE nie mam problemu. /.../ nie wiem, cos zrobil, ze otrzymaleś taki blad; Wystarczy że wejdę w pin planner i przyporządkuję piny do układu, wtedy pojawia się ten błąd.

Co się stało z Omniboard? Czy ktoś ma kontakt z twórcą?

A swoją drogą... może się mylę, ale czy MOBIUS19 nie wygląda na kolejne alter-konto R-MIK ? Z każdym jego postem coraz bardziej na to wygląda. Pikanterii dodaje fakt, że konto (at)LChucki jest już odblokowane. Ciekawe, kiedy "obaj" użytkownicy wejdą w interakcję? Może w Wigilię? :lol:

Sterowanie liniami we/wy (przełączanie wejść na różne wyjścia)

Wyjście odwzorowaniem wejścia. To ma działać jak zwykłe zworki, tylko sterowane elektronicznie (żeby nie trzeba było ręcznie przerzucać magistrali). Jeżeli chodzi o wprowadzoną dodatkową oporność, to myślę że nawet do 100omów/linia będzie ok. Przełączenie będzie na polecenie programu - sam czas przełączenia nie gra roli (mogą być nawet dziesiątki milisekund)....

Rozpiska złącza zasilania monitora CTX PanoView 745 - napięcia 5V i 12V

Tak jak kolega pisze - można wykorzystać napięcia bezpośrednio z wolnego złącza komputera a gniazdko na płycie głównej zdaje się w widoku z przodu rozrysowane jest powyżej (gwiazdki to wejścia). To by się zgadzało tylko dla jednego rodzaju płyt z procesorem CTX, ale był i drugi z procesorem Altera i jest nieco inny. Jeśli masz z CTX, to prawdopodobnie...

Poszukuję konstruktora do prototypu z Xilinx Spartan i Altera Cyclone/Stratix

Układ ma służyć do generowania podglądu stereoskopowego z dwóch kamer HD . Najlepiej by było żeby złożony sygnał 3d wychodził na standardowy monitor komputerowy (złącze vga DVI , HDMI) Jeśli chodzi o przetworzenie sygnałów to w najprostszym przypadku chodziło by o pobranie jednego sygnału R(składowa czerwona ) i dodaniu do niej sygnału G i B z drugiej...

Licznik synchroniczny z przerzutników JK z dwoma sekwencjami

Zanim podłączysz dekoder 7447 to sprawdź czy układ ci działa. Tak na pierwszy rzut oka za dużo tam bramek, nie pokazałeś tablic Karnaugh i ich minimalizacji więc nie jestem wstanie ocenić poprawności schematu. Po schemacie domyślam się że rysujesz w Quartusie od Altery, czyli układ będzie pewnie uruchamiany na jakimś zestawie startowym (nie wiemy jakim)....

Altera Max10 NEEK - nowa płytka ewaluacyjna TerasIC dla FPGA Altera

http://obrazki.elektroda.pl/5801112400_1... MAX10 to FPGA firmy Altera, który staje się coraz popularniejszy. Wzrost zainteresowania tym układem związany jest z zwiększającymi się wymaganiami co do mocy obliczeniowej układów w rozmaitych, zarezerwowanych dotychczasowo do mikrokontrolerów urządzeniach. Zarzuca się im często brak elastyczności...

ModelSim Altera: Jak uruchomić symulację VHDL dla układu szyfrującego?

Mam do zrobienia symulację/testowanie projektu napisanego w VHDL. Chcę użyć do tego ModelSima Altery. Mój problem polega na tym, że nie wiem jak to zrobić. Tutoriale w języku angielskim wcale mi nie pomagają. Zasadniczo zacinam się przy "Simulate"->"Start Simulation". Wtedy wszystko się "loading" i dalej nic szczególnego się nie dzieje. A projekt to...

Intel będzie produkował układy FPGA dla Altery

http://obrazki.elektroda.pl/4072107800_1... Intel podał właśnie do wiadomości, że zajmie się wytwarzaniem układów FPGA (programowalnych układów logicznych) w procesie 14 nm dla firmy Altera, drugiej pod względem udziałów w rynku FPGA. Umowa pomiędzy obydwoma przedsiębiorstwami wejdzie w życie, gdy tylko Intel wystartuje z procesem 14 nm w...

Projekty VHDL w MAX PLUS II z telekomunikacji na zestawie Altera 2500/10000 bramek

Standardowy "studencki" przykład światła uliczne . Chociaż ostatnio mój prowadzący poszedł o krok dalej w ewolucji tematów labolatoryjnych i wymyślił nowy temat. Jest to dekoder instrukcji z jednostką ALU mikroprocesora. Zawiera 16bit rejestr, dwa 8bit wejścia ,16bit wyjście, 4bit wejście wyboru instrukcji i wejście zegarowe. Wyjście 16bit jest podczepione...

PLL w Alterze, z 8 MHz zrobić synchroniczne 16 MHz.

Otwórz sobie nowy edytor schematów a potem dwuklik gdziekolwiek i z megafunkcji wybierz sobie pll. Konfiguracja jest okienkowa, więc nie ma co się pomylić. W minimalnej postaci będziesz miał symbol z jednym wejściem i jednym wyjściem. W parametrach podajesz wartość clk wej i na którejś kolejnej zakładce ile chcesz z tego uzyskać. Jak będą problemy to...

Altera EPM 70XX - szukam datasheet i schematu programatora do wersji nieISP

Witam! Nie ma że utajnione - mam rozpiskę wyprowadzeń, tylko nie bardzo rozumiem oznaczenia skrótów :( Jakieś linie adresowe (pewnie do makroceli) , jakby dwa wejścia do programowania szeregowego i kupa innych co się nie mogę połapać. W końcu dla zasady (że się da!) rozpracuję to sam... Tylko szkoda mi czasu. Jeśli chcesz podeślę opisy na priva Propozycja:...

[Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

Hej, Do słowa symulacja zniechęciła mnie uczelnia, kojarzy mi się z wiecznym patrzeniem w symulator nie widząc rzeczywistego urządzenia. No tam jest błąd było 1 bo próbowałem z debouncerem, który negował - chciałem odszumić drgania przy zakładaniu jumperów. Teraz jest 0 - po bożemu. Zmieniłem ten kod i zamiast symulować to w schematicu podłączyłem pod...

Izolowany galwanicznie interfejs jednokierunkowy open-drain 10 Mb/s

Podnieciłem się tym, że zadziałało. A problemy były. 1 - odwrotnie narysowałem gniazdo JTAG. Nie wiem jak to sie stało ale tak wyszło. Zanim do tego doszedłem to ze 2 godziny minęły, bo nie miałem innej PCB z Alterą aby wyeliminować problem programatora. 2 - pojawił sie problem z syntezą wejścia BiDir i musiałem dodac połączenie drutem 3 - nie dostarczono...

[VHDL] Jak zacząć projekt sumy szeregu w VHDL z wejściem SW i wyjściem LED?

No i widać, że nie jest to takie proste jak się wydawało. Najprościej chciałoby się użyć pętli for dla parametru "n", ale Niektóre petle nie sa syntezowalne (while, for – jesli nie jest okreslona stała ilosc kroków, itp.) Napotkałem się już na ten problem. Liczba kroków np. pętli for musi być znana przed kompilacją programu. Czyli nie może ona...

Jak zmusić Quartusa do użycia clock enable w przerzutniku D?

Czesc, Z wysylaniem zegara z FPGA to nie taka prosta sprawa i jak juz J.A zauwazyl, najlepiej jest jak zegar jest na PCB i idzie zarowno do FPGA (dedykowane wejscie) jak i do odbiornika. Wtedy zarowno FPGA jak i odbiornik sa perfekcynjie synchroniczne. (o ile zegar jest routowany jako zegar na PCB czyli dociera do wszystkich ukladow w tym samym czasie)....

[Verilog] Obsługa PS2 i VGA na Altera Cyclone II - problem z timingiem

Z czym jest to związane i jak to obejść? Nie obejść, tylko wykorzystać dodatkową logikę sterującą między twoimi blokami. Zakładając że każdy Twój moduł osobno działa po prostu "uber-pro" . Stwórz Sobie maszynę stanów FSM, która będzie monitorować stany IP PS/2 oraz na tej podstawie sterować IP VGA (na przykład zmieniając kolory). Rozrysuj na papierze...

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

Jestem studentem (ale nie elektroniki; tylko na Mechatronice). Mieliśmy trochę elektroniki (ale nie mieliśmy nic, ani jednej laborki, poza dwugodzinnym wykładem w którym gość mówił o wszystkim od FPGA, CPLD, ASIC, mikrokontrolerach PIC, po języki jak VHDL, itd. Tylko jeden wykład :) ). A Prof. od projektu nakazał zastosowanie Altery, jako układu sterujacego...

Altera MAXplus+II - jak zasymulować zbyt duży układ?? HELP!

We FLEX10K też się niestety nie mieści :(. Ściągam jeszcze Quatrus'a - tam są FLEX20K, może tam wejdzie... A jak nie to będę dzielił ręcznie i przepisywał wyniki do kolejnych symulacji A co licencji - problem nie do ominięcia niestety, bo projekt mam oddać na uczelni, gdzie jest właśnie studencka wersja MAX'a...

Płytka ewaluacyjna do układu CPLD Altery: MAX 3000A [EPM3064A]

http://obrazki.elektroda.pl/5989565400_1... Wcześniej bawiłem się układami FPGA i CPLD od Xilinxa. Teraz pora sprawdzić, jak sprawy mają się u konkurencji. Wykonałem prostą płytkę ewaluacyjną pod układ CPLD Altery: MAX 3000A Feature EPM3064A Usable gates 1,250 Macrocells 64 Logic array blocks 4 Maximum user I/O pins 66 tPD (ns)...

Jak wejść w tryb serwisowy SONY KV-14M1K z procesorem SA5288ZP TEXT?

1. Turn TV set ON. 2. Enter STANDBY mode. 3. Press following buttons on RC: OSD, 5, VOL+ and TV. 4. On top right corner of screen TT will be displayed. 5. Call menu by pressing menu button on RC. 6. Select service parameter using blue or green (next/previous) buttons. 7. Alter a value using yellow or red (±) buttons. 8. Store and exit by turning...

Zdalny RS232 (po sieci ethernet) - jak najprościej?

Można osiągnąć to za pomocą wejścia konsolowego w switchu/routerze? Elektrycznie jest to to samo, no ale logicznie? Widziałem kilka routerów, przeglądając sieć, które miały schowane w środku RS232 gdzieś na goldpinach, ale mój czy ma - nie wiem. Mam pod ręką SpeedStream'a 5851, firmy Efficient Networks. Jest o nim sporo w sieci - manuale itp (to w zasadzie...

Wybór prostego układu programowalnego do obsługi wyświetlacza 7-segmentowego

Hmm... to nie jest kod BCD, ani to co ja myślałem na początek, że ma być. Masz cztery wejścia logiczne i ma się pojawić taki kod na wyjściu? No to już w ogóle bajka (; Możesz rozpisać sobie tabelkę i zminimalizować (podstawy cyfrówki) i wykorzystać normalne TTL/CMOS, bramki i te sprawy. No chyba, że zależy Ci na układach programowalnych, to wystarczy...

Jak wejść w tryb serwisowy telewizora Sony KV-25X5K?

Procedure: 1. Turn TV on. 2. Go to Standby mode. 3. Press following buttons "OSD", 5, volume +, TV. 4. TT-- appears in upper right corner of screen. 5. Press menu on RC to obtain following menu on screen: TEST MENU (picture, geometry, sound, TV status, AGC adjust, technical). 4. Select service parameter using up/down (green/blue) arrow buttons on RC....

Alorium XLR8 - zgodna z Arduino płytka rozwojowa z Altera MAX 10 (FPGA)

http://obrazki.elektroda.pl/4156464300_1... Firma Alorium Technology wprowadziła do sprzedaży nowy model płytki rozwojowej o nazwie kodowej XLR8. XLR8 w odróżnieniu do większości dostępnych na rynku klonów Arduino łączy funkcjonalność mikrokontrolera AVR z możliwościami układów FPGA. Sercem płytki jest układ MAX 10 firmy Altera współdziałający...

Sterownik LCD do rejestratora wideo na ARM z AT91SAM7 i SAA7113 - sugestie?

Raczej masz małe szanse żeby wyrobić z odbiorem danych z układu przechwytywania. Ja bawiłem się prockiem AT91SAM9260, który ma peryferium przechwytywania video. Wyświetlałem to na wyświetlaczu z jakiegos telefonu, ale robiłem to programowo i wydajność była cieniutka. Kilka klatek chyba uzyskałem. To samo robił kolega na FPGA Altery i tam już można uzyskać...

[ATMEGA][C] Projekt - wejście typu composite dla uC

Bez ukladu przechwytywania video raczej nie ma się co na to rzucać. Do tego jakiś układ logiczny z pamięcią i możliwością zapisu strumienia danych z prędkością 27MB/s. Kompel robil coś takiego na FPGA Altery i pokusił się nawet na zastosowanie zwykłego ADC i dekodowanie strumienia w FPGA, z tym że zajęło mu to parę miesięcy (PAL bądź co bądź najprostszą...

Quokka - płytka prototypowa z FPGA i WiPy i sterownikiem H-Bridge (Kickstarter)

https://obrazki.elektroda.pl/4220537500_... Quokka to finansowany za pośrednictwem serwisu Kickstarter projekt płytki prototypowej Evgenyego Muryshkina. Sercem płytki jest układ Altera Cyclone IV (EP4CE6E22C8) firmy Intel. Programowanie płytki odbywać może się z użyciem Quokka Develpment Toolkit (QDT) i języka C#. Płytka posiada wlutowany...

Egzamin zawodowy technik-informatyk kwalifikacja E14 ,2014

Może mi ktoś czarno na białym napisać co się odnosi do baz, co do tabel a co do danych i co ejst początkiem polecenia a co jego parametrem? Bo w mysqlu są INSERT, UPDATE, MODIFY, ALTER, CHANGE, DELETE, DROP, CREATE, SHOW, SELECT, REPLACE, RENAME i wiele innych. Ciągle mi się to wszystko myli. Ma ktoś prosty sposób jak to wszystko zapamiętać i się nie...

Licznik modulo 53 na układzie 7493 w Altera Quartus - jak przedłużyć czas trwania liczby 52?

Tu masz rysunki wyjaśniające obie idee skracania cyklu licznika. Synchroniczny (CLK - przebieg wejściowy, A52 - asynchroniczne, kombinacyjne wykrycie stanu 52, RST - synchroniczny reset licznika na wyjściu przerzutnika D, stan - stan licznika, zliczona liczba): http://obrazki.elektroda.pl/8337402500_1... Asynchroniczny (CLK - przebieg...

Gdzie kupić szybko układ FPGA EP3C10 TQFP144 w Polsce lub Europie?

Witam, Piszę w tym dziale (a nie w ogłoszeniach) bo napewno tutaj więcej osób zajmuje się zawodowo FPGA i ma kontakty do dostawców. Otóż potrzebuje kupić na szybko (maksymalnie kilka, kilkanaście dni) układ EP3C10, TQFP144, w ilości najlepiej 2-3 sztuk. Wiem, że można zamówić na stronie Altery ale ostatnio dostawa trwała zbyt długo (prototyp urządzenia...

Czy można zaprogramować ALTERA EPM7032 bez JTAG za pomocą Byte Blaster?

A co wiesz na temata XC9572 - bo o niego w szczególności mi chodzi?? Nigdy nie widziałem go na oczy, a nie interesowałem się nim, ale w specyfikacji jest napisane że ma interfejs JTAG oraz pamięć FastFlash (cokolwiek by to miało znaczyć). Jest to typowa kość CPLD, cztery bloki po 18 makrocel, na wejściu prawdopodobnie matryca AND na którą wchodzi do...

Jak szybko zbierać dane z 12-bitowych ADC przy 65Msps? Opcje: FIFO, SRAM, FPGA, STM32

Ilość próbek jeszcze nie jest dokładnie określona, więcej oznacza większy zakres możliwości zastosowania, około 500 na ADC raczej będzie trochę za mało, około 1000 na ADC będzie zadowalające - czyli przydałoby się móc zapisać z 8kB danych (możliwość zapisania ze 2X więcej będzie użyteczna - to pozwoli zachować gotowość do dalszego zbierania danych po...

LVPECL Cyclone III i AD9516 – terminacja linii zegarowej 300 MHz, AC czy DC?

Witam Jeśli chodzi o wybór konfiguracji układu terminującego terminacja na rysunku 8-18 (Altera) jest dla mnie z grubsza analogiczna z terminacją na rysunku 69 (Analog Devices). Dla "składowej zmiennej" rezystory 127om i 83 omy tworzą równoległe połączenie co daje 50 omów do masy. Dodatkowe kondensatory w rozwiązaniu Altery powodują zmniejszenie czasu...

MAX7000 - EPM7064LC44 - Jakie środowisko i programator

Ja posiadam Terasic DE0. Jeśli jesteś studentem to możesz kupić w fajnej cenie taki zestaw. Na pokładzie mam programator przez USB. Niestety bardzo się namęczyłem aby uruchomić programator pod Windows 7. Brak podpisu cyfrowego sterownika itp. W końcu jakoś się udało, ale aplikacja demonstracyjna, która pozwala z kompa się bawić płytka niestety nie działa....

Schneider STV3686 (ch.11AK08-13) - Jak wejść w tryb serwisowy z pilota RC5?

Witam. Brak tylko TXT,chcę sprawdzić ustawienie w SM, nie mogę jednak tam się dostać -czy może ktoś z kolegów przybliżyć po polsku poniższy sposób (z pilota RC5):To access service mode 11AK08 chassis > 1 Press vol- on the keypad > 2 Press 'prog' on the handset > 3 Press '--' on the handset > 4 Press TV on the handset (That's the one with the blank screen...

[MySQL] Jak utworzyć więzy referencyjne w MySQL dla tabeli ocen i studentów?

Właściwie w cytacie który podałeś jest już ładnie wyjaśnione po co są te więzy/klucze obce. Najprostszy przykład, masz dwie tabelki, student i ocena z takimi polami: Student: StudentID Imie Nazwisko Ocena: OcenaID Wartosc StudentID Przykładowe dane w tabeli Student: Rekord 1: 1, 'Jan', 'Kowalski' Rekord 2: 4, 'Adam', 'Nowak' Rekord 3: 6, 'Marek', 'Nowak'...

Doświadczenia z zakupem układów scalonych na Aliexpress?

Dla układu FPGA programuje go specjalnym wsadem Z jakich fpga korzystasz? Podasz mi przykladowy wsad? Na czym polega Twój test? Np. Altera: EPM3064, EPM240, Xilinx: XC3S100E, XC9572 Załóżmy że układ ma 5 piny I/O (pin1, pin2, pin3, pin4 oraz pin5=CLK). W układzie wpromowałem swój wsad, który określa działanie układu następująco clk 0 1 2 pin1 | in...

Projekt pilota RC5 z klawiaturą matrycową i dekoderem na ALTERA - algorytm działania

Witam. Problem dotyczy projektu jak w temacie. Układ ma obsługiwać klawiaturę, najlepiej matrycową, którą dekoduje dekoder i podaje wartość naciśniętego klawisza na wejścia adresowe pamięci ROM, w której zapisane są kody wszystkich przycisków. Do tego potzrebny jest algorytm działania. Taki projekt mam wykonać na zaliczenie a sesja tuż tuż. Jeśłi ktoś...

Tani zestaw uruchomieniowy z FPGA Cyclone i procesorem Nios II – gdzie kupić w Polsce?

tano to rozumiem za 200-300zł tego nie kupisz. W Polsce jak mi się zdaje amatorów i półamatorów których interesuje FPGA na poważnie jest pewnie mniej niż 100. Z tego powodu nie słyszałem o polskich zestawach. Realna cena za jakąmożna to kupic wynosi min 1500zł(najbardziej prymitywna wersja)> Ja mój zestaw sprowadziłem z Koreii i kosztował więcej niż1500zł....

Podstawy związane z FPGA... (środowisko + literatura).

Jeszcze chciałem zapytać o narzędzia (środowiska) do wizualnego projektowania układów FPGA. Czy producenci chipów takie oferują? (a może firmy trzecie?) Chodzi mi o funkcjonalność podobną do MATLAB/Simulink gdzie schemat logiczny układa się graficznie z pojedynczych bloków, na starcie mamy wszystkie wejścia i wyjścia, a użytkownik łączy odpowiednie...

Nieprawidłowe czasy stanów w maszynie stanów AHDL w Quartus II Altery

Witam Mam taki oto problem stworzyłem sobie taki oto kod. Układ ma tylko wejście zegarowe i 3 wyjścia, zadeklarowalem sobie maszyne stanów 3 kolejno następujące po sobie od s1 do s3 i tak tak w koło z s3 przechodzi do s1 a każdemu ze stanów przypożądkowane są inne wartości na wyjściach, problem jaki napotkałem to to iż mimo że zastosowałem licznik licz...

Chiński odbiornik SDR na układach Mirics zamiast SDRPlay RSP1 - doświadczenia?

Ja używam SDR Console, IMHO SDR Console jest znacznie wygodniejszy w obsłudze niż SDR Uno. Odbiornik jak dotąd sprawuje się podobnie do oryginału mimo różnic konstrukcyjnych. Co mogę napisać po krótkim czasie obserwacji. Przy podniesionych warunkach propagacyjnych odbiornik dostaje szajby. Świadczy to o kiepskich obwodach wejściowych. W oryginalnym...

Clamp diodes, czyli dostosowywanie 5->3.3V + Signal Integ

Witam, mam pewien projekt w oparciu o FPGA Altera Cyclone II. Układ pośredniczy między twardym dyskiem a kontrolerem IDE na płycie głównej. Wobec powyższego mogę się spodziewać nawet 133MHz na liniach danych. Jak wiadomo kontrolery PATA mogą zapodawać sygnały TTL 5V, a nieszczęsny cyclone zezwala max bodajże 3.3+0.7V. W strukturze cyclona jest niby...

[Atmega328] USART in SPI mode - MSPIM - czy ktoś tego próbował?

Z AVR-libc: The solution is simple: writing a logical 1 to it requires only a single OUT instruction, and it is clear that only this single interrupt request bit will be cleared. There is no need to perform a read-modify-write cycle (like, an SBI instruction), since all bits in these control registers are interrupt bits, and writing a logical 0 to the...

Panasonic TX-32PD50 brak fonii z Anglii - jak wejść do menu serwisowego?

To jest chassis GP1 - sprawdź czy działa - http://www.elektroda.pl/rtvforum/viewtop... Czy się da zmienić system to inna bajka, no i głowica. Inna opcja: TX-32/36PD30D, TX-32/36PD30F, TX-32/36PD30F/P GP1 Chassis 1. Set the Bass to maximum position, set the Treble to minimum position, press the down button (- / v) on the customer...

Dlaczego VHDL (EPM240T100) jest lepsze od rysowania schematów?

ale chyba if falling_edge(clk) też jest dopuszczalne? oczywiście, rzecz w tym, ze rising/faling_edge wyzwala jakaś akcje jednorazowo ('punktowo') w okresie zegara, a if (clk = '1') then przez cały czas gdy clk jest w stanie wysokim; z 'bramkowego' punktu widzenia 'rising_edge' podepnie clk do wejścia zegarowego przerzutnika; if (clk = '1') stworzy...

Kariera programowalnych układów logicznychSponsorowany

Pięćdziesiąt lat temu powstał pierwszy programowalny układ logiczny do zastosowań komercyjnych, a dostępne dziś części pozwalają inżynierom przekraczać nowe granice technologiczne w wielu branżach. Mark Patrick, Mouser Electronics https://obrazki.elektroda.pl/4592035100_... FPGA ( field-programmable gate array – bezpośrednio...

Oscyloskop z wyświetlaczem VGA oparty na układzie FPGA Intel MAX10 (maXimator)

https://obrazki.elektroda.pl/4483849100_... 1. Dlaczego powstał ten projekt? Założenia. Od paru lat fascynowało mnie zbudowanie własnego oscyloskopu i poznanie pewnych problemów tej tematyki "od podszewki". Pierwsze praktyczne próby realizacji tego tematu podjąłem w czasie studiów, gdy w moje ręce pierwszy raz trafił zestaw maXimator...

10 projektów na nudne lato: DroniXcar - samochód RC z modułem UDOO (7)

http://obrazki.elektroda.pl/2662129000_1... Nadal jest lato, chociaż pogoda nie dopisuje. Każdy ma trochę więcej wolnego czasu niż zazwyczaj. Czas ten spożytkować można na wiele sposobów - granie w gry komputerowe, oglądanie filmów na youtubie czy uprawianie sportów to tylko niektóre z możliwości. Ale oczywiście elektronicy i programiści...

KrzysioCart Micro SD - rewolucja dla fanów konsoli Pegasus/Famicom.

http://obrazki.elektroda.pl/5144790300_1... Przedstawiam Wam swoje najnowsze dzieło - KrzysioCart MicroSD - kardridż do konsoli Pegasus, który będzie ostatnim, jaki kupisz - żaden inny już nie będzie potrzebny. Kardridż obsługuję 82% wszystkich gier, jakie wyszły na konsolę NES / Famicom / Pegasus. Obsługiwane są następujące mappery...

Programator USB Blaster - płytka z dodatkowymi napięciami zasilającymi

https://obrazki.elektroda.pl/1557390800_... Jest sobie taki mały, zgrabny i tani programator USB Blaster do układów CPLD/FPGA Altery, który spełnia swoją rolę idealnie. https://obrazki.elektroda.pl/2978913300_... https://obrazki.elektroda.pl/2550058500_... https://obrazki.elektroda.pl/9597431100_...

Błąd Quatrus przy implementacji PicoBlaze w układach Altery - undefined entity

Próbował ktoś już implementować PicoBlaze w jakimś układzie Altery ? Połączyłem wszystko tak jak literatura kazała : http://www.ue.eti.pg.gda.pl/fpgalab/info... i Quatrus nie bez powodu wyrzucił mi błąd : Error (12006): Node instance "ram_1024_x_18" instantiates undefined entity "RAMB16_S18"...

Zapłacę 1000zł za zaprogramowanie Siemens S7-200 + GSM

Zlecę napisanie programu (zaprogramowanie) sterownika Siemens S7-200 + ewentualny moduł wejść wyjść no i moduł GSM. Czekam na oferty. Opis ogólny co to ma być i jak pracować, pewnie i tak będzie trzeba obgadać ale interesuje mnie zakres cen. Skrzynka to nie problem raczej chodzi o samo zaprogramowanie sterownika. Chociaż i tak będzie pewnie trzeba ją...

Wnętrze generatora FY6900-60 MHz, czyli rozpoznanie przed modyfikacją

https://obrazki.elektroda.pl/5331320300_... Ostatnimi czasy mamy dostęp do różnej aparatury pomiarowej w nowoczesnym wydaniu w przystępnych cenach, gdzie jeszcze kilkanaście lat temu trzeba było dysponować pokaźnym zapleczem finansowym na zakup. Dla amatora zakup chociażby generatora arbitralnego był poza zasięgiem finansowym. Choć...

Intel podbiera pracowników ARM aby rozwijać Internet Rzeczy

http://obrazki.elektroda.pl/5085058800_1... Świeża krew i odrobina reorganizacji może być kluczem, aby Intel osiągnął sukces na dwóch nowych dla niego rynkach, które obecnie są bardzo gorące - w systemach Internetu Rzeczy i w sektorze motoryzacyjnym. Sukces ten jest kluczowy dla kontynuowania wzrostu Intela. Aby tego dokonać firma restrukturyzuje...

Konkurs - do czego wykorzystasz FPGA? WYNIKISponsorowany

W Internecie jest sporo materiałów na temat detekcji obiektów, rozpoznawania obiektów czy szacowania odległości od przeszkód. Pozbieram trochę informacji i w niedalekiej przyszłości (może przed świętami) zacznę nowy wątek w dziale FPGA. Temat jest bardzo interesujący i FPGA ze względu na równoległe przetwarzanie powinno tutaj się równie dobrze nadawać...

EPM240 - pierwszy projekt licznika 8-bitowego w Quartus

Do symulacji "timing requirements" nie muszą być spełnione, to jest ważne dopiero jak chcesz uruchomić projekt w fizycznym układzie FPGA. Wtedy musisz dodać plik *.sdc do projektu, gdzie poinformujesz syntezator jaka jest częstotliwość zegara(bardzo ważne), opóźnienia sygnałów na wyjściach/wejściach FPGA(ważne jeśli jesteś podłączony do interfejsu który...

Nowy moduł UP Squared - najmocniejsza płytka dostępna dla hobbystów

http://obrazki.elektroda.pl/9234609000_1... Mniej więcej rok temu miała miejsce udana crowdfundingowa kampania na Kickstarterze, która miała na celu sfinansowanie wdrożenia do produkcji modułu UP Board. Moduł ten to minikomputer oparty na czterordzeniowym procesorze Intel Atom X5-Z8350 - według twórców najpotężniejszy moduł tego rodzaju...

Wszystko o układach programowalnych... podstawowe informacje

Języki nastawione na sprzęt: ABEL PALASM Języki wysokiego poziomu: VHDL Verilog nie jestem pewien czy nazwałbym to językami wysokiego poziomu, ponieważ może być to mylące dla nowych w tym temacie osób, owszem składnia jest częściowo podobna (szczególnie Verilog), ale nie są to języki programowania, tylko opisu sprzętu, czyli opisuje się za ich pomocą...

Nowy akcelerator z układem programowalnym FPGA dla komputerów PC

https://obrazki.elektroda.pl/2363681100_... Aplikacje obliczeniowe o dużej przepustowości i różnorodne obciążenia obliczeniowe są motorem wprowadzania układów programowalnych (FPGA) do komputerów PC w postaci kart – programowalnych akceleratorów itp. Spółka Achronix Semiconductor i BittWare (marka firmy Molex), zaprezentowały...

LimeSDR Mini 2.0 - płytka prototypowa SDR z Lattice Semi ECP5 FPGA

https://obrazki.elektroda.pl/1787603400_... LimeSDR Mini 2.0 to nowa płytka prototypowa SDR firmy Lime Microsystems. LimeSDR Mini 2.0 to następca LimeSDR Mini. Podobnie jak LimeSDR Mini projekt LimeSDR Mini 2.0 finansowany jest za pośrednictwem Crowd Supply. Podczas kampanii LimeSDR Mini zebrano prawie 2 miliony dolarów amerykańskich...

- Polaczenie kilku sprzetow (gramofon, mikser, interfejs audio, itp)

oraz troche pomoc sobie mikserem 🙂 Jest on dosc ubogi, ale moze cos wniesie. Chyba tylko większy poziom szumów, ale spróbować możesz. :-) Maschine to kombajn roboczy z funkcją miksera, więc właściwie to można by (z pominięciem tego pseudomiksera :-) ) wszystko podłączyć do niego, nawet gramofon, jeśli posiada wyjście liniowe. Laptop wiadomo...

FPGA - przeszłość, teraźniejszość i przyszłość

https://obrazki.elektroda.pl/6697712500_... Rys.1. Współczesny FPGA jest bardzo skomplikowaną mozaiką różnych komponentów sprzętowych. 35-letnie układy programowalne (FPGA) to jedna z najbardziej imponujących technologii, odpowiedzialna za powstanie urządzeń półprzewodnikowych, jaką kiedykolwiek stworzono, zaraz po procesorach (CPU)....

Jak połączyć czujnik DS1822 z płytką DE2 używając VHDL?

Faktycznie mój post był bardzo lakoniczny, i stwierdzenie ze nic nie działa jestr bez senu, chodziło mi tylko o to czy ktoś może ma jakieś gotowe rozwiązania. Ja znalazłem taki plik: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the following library declaration if instantiating...

Odbiornik zdalnego sterowania do magnetofonu Akai GX-635...

http://obrazki.elektroda.pl/9151953900_1... Założenia projektu: - obsługa wszystkich funkcji dostępnych z klawiszy sterujących magnetofonu, - wyświetlenie nazwy aktualnie wykonywanej funkcji na wyświetlaczu LCD, - wykorzystanie fabrycznego pilota zdalnego sterowania, - zasilanie układu z zasilacza magnetofonu, - możliwość podłączenia...

KrzysioTesterEPM240 - tester układów EPM240T postrach sprzedawców z alieexpress

https://obrazki.elektroda.pl/4608942800_... W tym artykule opiszę projekt oraz konstrukcję testera układów FPGA własnego pomysłu, do którego budowy zostałem zmuszony przez Chińczyków, bo w ostatnio zamówionej paczce od nich co trzeci scalak był wadliwy. Tester po wciśnięciu jednego przycisku dogłębnie sprawdzi włożony układ. Będzie...

Xilinx czy Altera? Koszt softu z Embeded System Design, DSP.

A jeżeli twój wykładowca twierdzi , że graficzne generatory tesbenchów to zabawki , to śmiem twierdzić , iż jego wiedza praktyczna w układach FPGA kończy się na Evaluation-Kit'ach. Na podstawie tego: No i nagle wynikła potrzeba zrobienia czegoś bardziej pogmatwanego - Embeded System. To śmiem twierdzić, że czasy baroku już minęły. Ten zarzut jest chybiony...

Wnętrze oscyloskopu Siglent SDS1052DL+

https://obrazki.elektroda.pl/9633138900_... Chciałbym zaprezentować wnętrze oscyloskopu Siglent SDS1052DL+. Niestety oscyloskop ten, W przypadku takich kłopotów można napisać do producenta: info-eu(at)siglent.com Nawet potrafią coś odpisać. Dostałem więc instrukcję i stosowne pliki odzyskiwania. Bardzo pomocny okazał się też kolega...

Powrót do programowania mikrokontrolerów po 5 latach - co wybrać?

STM32 i NXP LPC - bo na elektrodzie znane. Fajne były Stellarisy/Tivia ale nie wiem jak z nimi jest teraz, to raz. Dwa - nie mam pojęcia ile osób używało ich w PL, wiem tylko o sobie ;) Na elektrodzie ich nie widać. PIC - za granicą całkiem sporo ludzi ich używa, w PL o dziwo też, ale jakoś wśród hobbystów są strasznie mało popularne. Pisałem na nie...