altera generator

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

poszukaj czegoś takiego jak akumulator fazy, (phase accumulator), generalnie odsługujesz liczbę na iluś bitach (musisz policzyć ile bitów jest ci potrzebnych aby uzyskać odpowiednią dokładność, do tego obliczasz słowo przestrajające które dodajesz przy zboczu narastającym, wyjściem dla ciebie jest w tym momencie najstarszy bit (rozwiązanie to jest bardzo...

Quartus II 7.0 i układ ALTERA MAX 7xxxx - jak stworzyć generator 20-25 kHz?

Układ ALTERA to 3064 Jak uzyskać generację przebiegu prostokątnego ? Czestotliwość, amplituda i wypełnienie będą stałe. Czy użyć gotowego oscylatora (jeśli taki jest)? Czy można zbudować "generator" na elementach logicznych ?

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

[Kupię] Zestaw startowy ALTERA MAX 10, wspólny zakup w promocyjnej cenie

Cóż nikt się nie zdecydował na wspólny zakup więc kupiłem sam. Udało mi się jeszcze zdobyć kupon an 10% zniżkę i darmową wysyłkę więc cały zestaw kosztował mnie 34$. Tak rozbudowany zestaw za taką cenę to wg mnie rewelacja. FPGA – Intel MAX 10 (10M50DAF484C6G) device with 50K logic elements, 1,638 Kbit block memory, 5,888 Kbits user flash memory,...

Uruchomienie multi frequency sinewave generator w Altium Designer 6 - jak?

mam jeszcze pytanie... podlaczylem platforme z ukladem cyclone 1 wybralem ten uklad w altiumie i w "Devices" pisze mi "No supported version of altera quartus 2" probowalem zainstalowac i wersje 6 i wersje 7 tyle ze web edition chyba ze jakiejs pełnej wymaga. Tylko zastanawia mnie po co w ogole tutaj quartus jest potrzebny? A uruchomic chce gotowy projekt...

Jak napisać prostą grę w VHDL na układ ALTERA z przyciskami i wyświetlaczami?

Yo !!!!!!!! ?????? ( nie wiem co to, ale niech bedzie :) Skoro masz uzyc Spartan II , to najprosciej bedzie chyba wykonac modul VGA. Ta kostka ma w sobie wszystko co Ci bedzie potrzebne, a wiec logike, Ram i porty I/O. RAM bedzie Ci potrzebny do bufora znakow do wyswietlenia i do skladowania zawartosci generatora znakow. Logike uzyjesz do sterowania...

Jak zbudować generator sygnałów z USB jako dysk wymienny?

Witam Obecnie projektuję generator sygnałów quasi-arbitralnych (generator wektorowy). Urządzenie to ma się składać z: 4 kanały-moduły, modułu sterującego oraz modułu zasilania (może jeszcze coś w przyszłości). Każdy z kanałów zawiera m.in: - uC - C8051F064 (MCS’51); - FPGA – Altera Cyclone EP1C6T144C6; - przetwornik C/A 16-bit; Komunikacja...

[Verilog][Modelsim] - Nie inicjalizuje zmiennych i nie propaguje sygnału

Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) http://obrazki.elektroda.pl/3648728400_1... Obszedłem problem...

Jak stworzyć regulowany generator prostokąta 2MHz na FPGA Altera?

No to tu właściwie sam układ jest prosty. Musisz zrobić wyzwalany generator paczek impulsów. Przychodzi zbocze sygnału Fprf, jest zapamiętywane w pierwszym przerzutniku synchronizatora, wyjście tego przerzutnika wchodzi na wejście D drugiego przerzutnika, który jest taktowany sygnałem 2 MHz, tu chodzi o to by początek paczki był zsynchronizowany z sygnałem...

Jak skalibrować częstotliwościomierz na '52 z użyciem sygnału 225kHz?

Miernik częstotliwości na Alterze był publikowany w Elektronice Praktycznej kilka lat temu. Sądzę jednak, że żadna Altera (z tej serii oczywiście) nie będzie w stanie obsłużyć wyświetlacza alfanumerycznego LCD, podczas gdy mikrokontroler to potrafi. Poza tym odpada konieczność nauki nowego języka na Alterę (chyba, że napiszemy w C - o ile jest kompilator)....

Szerokość danych we/wy wieksza od liczby we/wy ukladu- DCM.

Czesc, Interpretacja danej to Twoje zadanie wewnatrz FPGA, teraz problem ktory masz przed soba to faktycznie jak przeslac wiecej bitow przez mniej pinow. Czyli jak przeslac 24 bity uzywajac np 8 pinow. To co zaproponowales czyli skladac szersze dane jest najprostszym rozwiazaniem ale nie najszybszym. Do tego bedzie wymagalo paru dodatkowych pinow do...

Sterownik matrycy LCD w układzie Altera Cyclone III

Przeczytaj datasheet NJU6676. Najpierw trzeba wyświetlacz zainicjalizować. Z tego co widze ten COG nie ma wbudowanego generatora znaków, więc tekstu tak od razu nie wyświetlisz.

Wnętrze generatora FY6900-60 MHz, czyli rozpoznanie przed modyfikacją

https://obrazki.elektroda.pl/5331320300_... Ostatnimi czasy mamy dostęp do różnej aparatury pomiarowej w nowoczesnym wydaniu w przystępnych cenach, gdzie jeszcze kilkanaście lat temu trzeba było dysponować pokaźnym zapleczem finansowym na zakup. Dla amatora zakup chociażby generatora arbitralnego był poza zasięgiem finansowym. Choć...

Gdzie znaleźć przykłady do Altera MAX+plus II?

TV-generator potrafie? patrz moje web-stronke http://vadkudr.boom.ru/Projects/vadkudr_...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

Witajcie, Mam pytanie do Was, czy ktoś z tutaj obecnych używał z powodzeniem generatora filtrów firmy Altera FIR Compiler? Otóż mam problem z projektem modulatora sigma - delta i właśnie ze stopniem filtru interpolacyjnego. Temat jest opisany tutaj: (przepraszam, że nie wklejam całości, ale tak wydawało mi się to bardziej sensowne) [url=http://www.alteraforum.com/forum/sh...

jednoczesny odczyt i zapis do/z kolejki fifo w vhdl

to moze zainstalowac quartusa i przerzucic kod vhdl jasne ;), bede ci mogl nawet poradzic ktory quzik nacisnac; a wygenerowanie fifo o szerokosci slowa 1 bit? mozna tak? i np. 128 razy powtorzyc to masz czas i ochote, mozesz poeksperymentowac; zrob top level ktory implementuje fifo o szerokosci 16 bitow, skompiluj i zapisz takie dane jak: uzycie logiki,...

USBee AX pro - analizator, generator, oscyloskop - proszę o opinię kolegów.

Czy posiadając klon USBee AX można go w jakiś sposób zmusić do pracy jako USB Blaster (progr. Altera) - takie rozwiązanie proponuje chińczyk w swoim MiniLogic, niestety MiniLogic nie posiada wejścia analogowego ..

Jak zasilić dwa PLL-e z jednego generatora w Cyclone II FPGA?

Witam serdecznie. Mam następujący problem, na własnej płycie zawierającej FPGA Cyclone II, TQFP144 mam podpięty generator kwarcowy (CMOS) 25MHz do dedykowanej nogi clk2 pin 21, pozostałe wejścia zegarowe zgodnie z zaleceniami noty spięte do masy. Z założenia miałem wykorzystywać tylko jeden PLL. Okazało się, że potrzebuję innych wartości zegara i potrzebuję...

Czy Altera CPLD 3064 z serii Max 3000A ma wbudowany zegar wewnętrzny?

Witam Niestety Zegar wewnętrzny jest dostępmy tylko w układach MAXII ( i to z dużym rozrzutem: 3.6 do 4MHz ). Natomiast robiłem kiedyś układ generatora kwarcowego na logice CPLD i działało. Potrzebne są zaprogramowane dwa inwertery z CPLD w standardowym układzie zegarowym z kwarcem. pozdrawiam Bartek

Jak wykorzystać FPGA Altera EPM7032LI44-15 do sterowania frezarką?

Okej, dzieki, myślałem ze jest to bardziej skomplikowane :). A tutaj miła niespodzianka - nie jest to dużo bardziej skomplikowane niż robienie płytki testowej pod np. AVR. ATmega128 działa u Ciebie na 3.3V, czy stosujesz jakies scalaki pomiedzy nimi? Czy FPGA mogą być zasilane 5V? Jak wogóle to lepiej rozwiązać? Od tego zaczne, bo reszta w sumie wydaje...

Generowanie szumu cyfrowego i filtracja w FPGA: Xilinx Artix7 czy Altera Cyclone IV?

Myślę, że do tego - skądinąd prostego - zastosowania nada się większość układów FPGA, które posiadają układy mnożące. To ile układów mnożących będzie potrzebne, zależy od wymaganych parametrów filtrów, tak jak napisali koledzy powyżej, chociaż jeśli wymagania nie są zbyt wysokie, a tak wynika z zastosowania opisanego w pierwszym poście, pewnie 20-30...

Wybór FPGA do karty PCI: logika 3,3V, Fmax 200 MHz, sterownik generatora, bez BGA

W zasadzie wszystkie obecnie produkowane FPGA spelniaja wymogi PCI 66MHZ, a 200MHz tez nie jest wygorowanym wymogiem. Jesli chodzi Ci o wybor konkretnego ukladu, to zdecyduj sie na firme, nastepnie wez sobie jakis soft od tej firmy, zsyntetyzuj swoj uklad i zobacz w jaka kosc sie miesci. Zwykle soft ma mozliwosc generycznego zadania rodziny i typu ukladu....

Poszujuję - atrakcyjnych cenowo - płytek FPGA/CPLD - WG podanych kryteriów

Dzięki za ten układ EPM3032ATC44-10N, jednak 32 makrocele to za mało. Jak zacząłem przeglądać ich ofertę to jeżeli chciałbym już 64 makrocele to cena rośnie ponad 4 krotnie. No nic, chbya zostanę przy 74**. 1) EPM3032ATC44-10N CPLD, 32 Macrocells, Altera, TQFP44, RoHS 9,82 zł EPM3064ATC44-10N CPLD, 64 Macrocells, Altera, TQFP44, RoHS 13,84 zł b Mnożę...

Jak stworzyć sterownik pamięci DDR bez użycia FPGA?

Czesc, Zainstaluj sobie oprogramowanie vendorow FPGA i zazwyczaj maja IP Core do pamieci DDR. Dla Xilinx'a jest on w Core Generator, Altera ma to w MegaWizard Plug-In Manager, Lattice w IPExpress a Actel w SmartGen'ie. To sa nazwy programow w pakietach vendorow ktore generuja IP Cory. Musisz to sobie sprawdzic co oni oferuja bo kontrolery pamieci DDR...

LVPECL Cyclone III i AD9516 – terminacja linii zegarowej 300 MHz, AC czy DC?

Witam, Chce taktować Cyclone III z generatora zegara AD9516 (zegar 300 MHz): http://www.analog.com/en/clock-and-timin... Nie wiem jak zaterminować linię. Altera pokazuje tak: http://obrazki.elektroda.net/53_12315449... a Analog Devices tak: http://obrazki.elektroda.net/78_12315448...

Jak zrealizować współdzielony dostęp do RAM dla mikrokontrolera i CPLD/FPGA?

Rozwiązanie z SPI jest o tyle fajne, bo zawsze będzie wolniejsze od transmisji równoległej dla typowego uC. Więc nie potrzeby nawet sprawdzać czy bufor jest pusty czy nie. Trzeba tylko co piksel zapewnić działania w tle, w tedy uzyskamy najlepszy framerate dla rozdzielczości oraz będzie pchać z taką prędkością dane ile magistrala/DMA/SPI fabryka dała...

[FPGA][ALTERA/INTEL] Simulation Waveform - nieoczekiwane stany Unknown Forcing

Jeżeli chodzi o sam kod, to wygląda on tak (przepraszam, za bałagan w kodzie ale ciągle go zmieniam szukając problemu więc nie jest posprzątany...): Plik MAIN: [syntax=verilog]`timescale 1 ps / 1 ps //Plik glowny pamieci PLLR module PLLR_MAIN(in_UKOM, clk, triger_UKOM, triger_KPI, stop_wren_PLLR, reset, out, test_PLLR); output [3:0] test_PLLR; assign...

Izolowany galwanicznie interfejs jednokierunkowy open-drain 10 Mb/s

Podnieciłem się tym, że zadziałało. A problemy były. 1 - odwrotnie narysowałem gniazdo JTAG. Nie wiem jak to sie stało ale tak wyszło. Zanim do tego doszedłem to ze 2 godziny minęły, bo nie miałem innej PCB z Alterą aby wyeliminować problem programatora. 2 - pojawił sie problem z syntezą wejścia BiDir i musiałem dodac połączenie drutem 3 - nie dostarczono...

Poszukujemy elektroników - projekt systemu zbierania danych

Witam, Całkiem ciekawy temat. Chętnie pomogę. Prowadzę własną działalność i mogę bez problemu podjąć się tego czy innego tematu. Doświadczenie, myślę że mam wystarczające. Ostatnio skończyłem projekt radiolinii pracującej na częstotliwości > 20GHz. Zaprojektowałem część mikrofalową, core modemu QAM1024 na FPGA z przesyłaniem danych na port ethernet...

Uni-T UTG932 czy BK Precision 4003? Wybór generatora funkcyjnego do 400 zł

Niektórzy montowali klony w okazyjnych cenach na podrabianych/walniętych Alterach i wtedy działy się cuda. Oczywiście nie namawiam do zakupu :)

Chiński odbiornik SDR na układach Mirics zamiast SDRPlay RSP1 - doświadczenia?

Ja używam SDR Console, IMHO SDR Console jest znacznie wygodniejszy w obsłudze niż SDR Uno. Odbiornik jak dotąd sprawuje się podobnie do oryginału mimo różnic konstrukcyjnych. Co mogę napisać po krótkim czasie obserwacji. Przy podniesionych warunkach propagacyjnych odbiornik dostaje szajby. Świadczy to o kiepskich obwodach wejściowych. W oryginalnym...

SOPC Builder - komunikaty licencyjne przy budowie Nios II, błędy VHDL

Czesc! Sopc podczas budowania Niosa2 zgasza takie komunikaty: ... # 2007.09.19 14:12:27 (*) Running Generator Program for cpu_II # 2007.09.19 14:12:30 (*) Checking for plaintext license. # 2007.09.19 14:12:30 (*) Plaintext license not found. # 2007.09.19 14:12:30 (*) Checking for encrypted license (non-evaluation). # 2007.09.19 14:12:30 (*) Encrypted...

Jak przesłać 30 bitów w 1µs przez światłowód? Wybór sprzętu i technologii

Układy komercyjne, to te dostępne w handlu, na polskim rynku jest bardzo krucho z zestawami pod MAXII. Lepiej chyba zbudować coś samemu. To co potrzebne do budowy takiego zestawu, to oczywiście MAXII, stabilizator 3,3V, generator kwarcowy, no i ewentualne złącza. Problematyczne może być jedynie wykonanie płytki drukowanej oraz wlutowanie MAXa (obudowa...

Xilinx czy Altera? Koszt softu z Embeded System Design, DSP.

No nie wiem, ale każdy porządny projektant przygotowuje opis Testbench'a w VHDL. Wynika to z dużej elastyczności i możliwości jakie takie rozwiązanie daje, assert, report, drukowanie danych z pliku i do pliku (textio) czy do konsoli. Porządny napisany testbench sam wyłapuje nam błędny i wskazuje w którym miejscu one są. Takie rozwiązanie zostało dobrze...

Zastosowanie pętli PLL w syntezie częstotliwości i generatorach - materiały

Musze w pracy dyplomowej napisać dodatkowo zastosowania, ale żeby nie były "przestarzałe'' np. -synchronizacja sygnałów podnośnych/ -odtwarzanie sygnału zegarowego -elementy systemów pomiarowych -fazowanie sygnałów zegarowych w procesorach - synteza częstotliwosci Takie znalazłem ciekawe, ale nie ma nigdzie nawet krótkich opisów Odtwarzanie zegara...

Jestem nowicjuszem - Kilka pytań o układy programowalne

Dodano po 1 Wielu funkcji jednak nie da się wykonać w FPGA, daj przyklad bo ja nie znam takiej funkcji :P dobra, wyraziłem się trochę nieprecyzyjnie, choć cytat wyrwany jest z kontekstu. Może przykłady nie są zbyt trafne, ale np: jak na razie pamięci (szczególnie DRAM), zegara RTC (z potrzymaniem bat.), obwodów analogowych (oczywiście można przetwarzac...

generator liczb pseudolosowych PRBS z modulacją DSSS

Macie następna porcje materiału http://www.altera.com/literature/fs/fs14... http://www.comblock.com/download/com1019... http://www.comblock.com/download/com1418... http://en.pudn.com/downloads93/sourcecod... (o ile macie konto tutaj z punktami) http://dspace.dsto.defence.gov.au/dspace...

Płytka ewaluacyjna do układu CPLD Altery: MAX 3000A [EPM3064A]

http://obrazki.elektroda.pl/5989565400_1... Wcześniej bawiłem się układami FPGA i CPLD od Xilinxa. Teraz pora sprawdzić, jak sprawy mają się u konkurencji. Wykonałem prostą płytkę ewaluacyjną pod układ CPLD Altery: MAX 3000A Feature EPM3064A Usable gates 1,250 Macrocells 64 Logic array blocks 4 Maximum user I/O pins 66 tPD (ns)...

Podstawy związane z FPGA... (środowisko + literatura).

Jeszcze chciałem zapytać o narzędzia (środowiska) do wizualnego projektowania układów FPGA. Czy producenci chipów takie oferują? (a może firmy trzecie?) Chodzi mi o funkcjonalność podobną do MATLAB/Simulink gdzie schemat logiczny układa się graficznie z pojedynczych bloków, na starcie mamy wszystkie wejścia i wyjścia, a użytkownik łączy odpowiednie...

Instrukcja budowy zegara NIXIE - schematy i lista potrzebnych elementów

Dziękuję za odpowiedź Jestem jednak zainteresowana projektem który podesłał wcześniej kolega... nawet już zakupiłam część niezbednych rzeczy.... Mówisz o projekcie z Elektrody, czy tym w języku angielskim? Z doświadczeń Kolegi wynika że warto zastosować generator kwarcowy, a to wymagaloby tak czy inaczej przeprojektowania płytki. Projekt po angielsku...

Oscyloskop z wyświetlaczem VGA oparty na układzie FPGA Intel MAX10 (maXimator)

https://obrazki.elektroda.pl/4483849100_... 1. Dlaczego powstał ten projekt? Założenia. Od paru lat fascynowało mnie zbudowanie własnego oscyloskopu i poznanie pewnych problemów tej tematyki "od podszewki". Pierwsze praktyczne próby realizacji tego tematu podjąłem w czasie studiów, gdy w moje ręce pierwszy raz trafił zestaw maXimator...

Jak podłączyć kwarc do dedykowanego wejścia clock w FPGA Altera?

Mam plytke z fpga altery, ktorej wszystkie piny 'dedykowany clock' sa polaczone do zlacz SMB, takie malutkie wtyczki na kabelek koncentryczny. Jest tez kwarc, ktory zasila jeden z pinow fpga, niestety nie wejscie dedykowane dla clock. Nie moge uzyc wejscia z oscylatora kwarcowego, quartus wypisuje taki blad: Error: Can't place PLL "clks_gen_pll:comb_4|altpll:altpll_compo...

Jednoukładowy moduł MAX10 oparty na FPGA zapewnia bezpieczeństwo sprzętowe

https://obrazki.elektroda.pl/8236641400_... Skudo organizuje kampanię crowdfunding do sfinansowania wdrożenia projektu Kryptor FPGA. Jest to jednoukładowy sprzętowy moduł bezpieczeństwa (HSM), oparty na układzie Intel MAX10 FPGA. W cenie 129 dolarów i więcej, płyta zawiera pakiet funkcji szyfrowania dla systemów bezpieczeństwa. Dla...

Co do nauki VHDL i układów programowalnych? Zestaw uruchomieniowy.

A jeszcze tak wracajac do pamieci nie myslales by dac GDDR ZTCW kontroler pamięci w Spartanach 6 nie obsługuje GDDR. Pozdr, TWl A tego to ja nie wiem :) zabawe z Xilinx-em zakonczylem na plytce "altium livedesign evaluation board" z Spartanem 3 :) nie mam pojecia co teraz jest tam dostepne... Ja tam sie bawie malymi Alterami teraz bardziej bez wiekszych...

[vhdl] Jak zrealizować mnożenie wektora std_logic_vector przez typ real?

Czesc, W vhdl'u typ real jest raczej do symulacji i synteza nie zrozumie go aczkolwiek nowy standard vhdl 2008 zdefiniowal dwa nowe pakiety ktore definiuja zmiennoprzecinkowa arytmetyke dla syntezatorow. Nie wiem tylko czy wspomaganie dla tych pakietow jest wbudowane w najnowsze XST czy Quartus. Jednym z rozwiazan tego problemu byloby przejscie na stalo...

KrzysioTesterEPM240 - tester układów EPM240T postrach sprzedawców z alieexpress

https://obrazki.elektroda.pl/4608942800_... W tym artykule opiszę projekt oraz konstrukcję testera układów FPGA własnego pomysłu, do którego budowy zostałem zmuszony przez Chińczyków, bo w ostatnio zamówionej paczce od nich co trzeci scalak był wadliwy. Tester po wciśnięciu jednego przycisku dogłębnie sprawdzi włożony układ. Będzie...

Globalna świadomość w... liczbach losowych

Ogólnie w tym jest sens. Ponieważ każde z tych generatorów jest urządzeniem elektronicznym, które przetwarza impulsy elektryczne i ponieważ -- rzekomo -- istnieje własne pole EM biosfery na Ziemi, stąd wniosek że mogą wpływać na siebie. Że zaburzenie globalnego pola EM rzutuje na działanie maszyny losującej. Że stąd anomalie w szeregu, które analiza...

[Sprzedam] Programator z 16 kanałowym analizatorem stanów logicznych 200MHz

PROMOCJA do końca września 2015 !!!! Programator uniwersalny do programowania układów w systemie (ang. in-circuit) z wbudowanym 16-sto kanałowym analizatorem stanów logicznych o częstotliwości próbkowania do 200 MHz oraz pattern generatorem !!! Uprog ICP jest całkowicie nową konstrukcją programatora przeznaczonego do programowania układów w systemie...

Programatory uniwersalne z analizatorem cyfrowym PROMOCJA

Programator uniwersalny + analizator stanów logicznych 200Mhz + generator sygnałów cyfrowych Cena promocyjna 695 PLN + VAT / ważna przez 3 miesiące Uprog ICP jest całkowicie nową konstrukcją programatora przeznaczonego do programowania układów w systemie (ang. in-circuit). Programator zasilany tylko z portu USB pozwala na obsługę szerokiej gamy układów...