Jestem nowicjuszem jeśli chodzi o elektronikę. Chciałem się poradzić w sprawie stworzenia projektu prostego układu i otrzymania programu służącego do zaprogramowania układu firmy ALTERA. Mam wykorzystać do tego celu układ ALTERA (w tej chwili nie wiem jeszcze jaki dokładnie ma to być układ, chyba MAX...
Witajcie, Mam pytanie do Was, czy ktoś z tutaj obecnych używał z powodzeniem generatora filtrów firmy Altera FIR Compiler? Otóż mam problem z projektem modulatora sigma - delta i właśnie ze stopniem filtru interpolacyjnego. Temat jest opisany tutaj: (przepraszam, że nie wklejam całości, ale...
Witam Obecnie projektuję generator sygnałów quasi-arbitralnych (generator wektorowy). Urządzenie to ma się składać z: 4 kanały-moduły, modułu sterującego oraz modułu zasilania (może jeszcze coś w przyszłości). Każdy z kanałów zawiera m.in: - uC - C8051F064 (MCS’51); - FPGA – Altera...
TV-generator potrafie? patrz moje web-stronke
Witam, dzięki za odzew! Projekt robi kto inny (zespół kilku osób). Ja mam zaprogramować układ ALTERA tak by na wyjściu (dowolnym) otrzymać przebieg prostokątny (jak wyżej to opisałem) - który będzie służył do "sterowania" całym projektem (sygnały kluczujące z ALTERy). Zaproponowałem, że mogę zapłacić...
Witam Niestety Zegar wewnętrzny jest dostępmy tylko w układach MAXII ( i to z dużym rozrzutem: 3.6 do 4MHz ). Natomiast robiłem kiedyś układ generatora kwarcowego na logice CPLD i działało. Potrzebne są zaprogramowane dwa inwertery z CPLD w standardowym układzie zegarowym z kwarcem. pozdrawiam Bartek
A jeżeli twój wykładowca twierdzi , że graficzne generatory tesbenchów to zabawki , to śmiem twierdzić , iż jego wiedza praktyczna w układach FPGA kończy się na Evaluation-Kit'ach. Na podstawie tego: No i nagle wynikła potrzeba zrobienia czegoś bardziej pogmatwanego - Embeded System. To śmiem...
Przeczytaj datasheet NJU6676. Najpierw trzeba wyświetlacz zainicjalizować. Z tego co widze ten COG nie ma wbudowanego generatora znaków, więc tekstu tak od razu nie wyświetlisz.
Cóż nikt się nie zdecydował na wspólny zakup więc kupiłem sam. Udało mi się jeszcze zdobyć kupon an 10% zniżkę i darmową wysyłkę więc cały zestaw kosztował mnie 34$. Tak rozbudowany zestaw za taką cenę to wg mnie rewelacja. FPGA – Intel MAX 10 (10M50DAF484C6G) device with 50K logic...
Witam serdecznie. Mam następujący problem, na własnej płycie zawierającej FPGA Cyclone II, TQFP144 mam podpięty generator kwarcowy (CMOS) 25MHz do dedykowanej nogi clk2 pin 21, pozostałe wejścia zegarowe zgodnie z zaleceniami noty spięte do masy. Z założenia miałem wykorzystywać tylko jeden PLL. Okazało...
Macie następna porcje materiału (o ile macie konto tutaj z punktami) (duży zasób wiedzy) Polecam jeszcze zajrzeć do Matlaba bo bo może się okazać że to narzędzie jest waszym targetem DSSS PRBS
Czy posiadając klon USBee AX można go w jakiś sposób zmusić do pracy jako USB Blaster (progr. Altera) - takie rozwiązanie proponuje chińczyk w swoim MiniLogic, niestety MiniLogic nie posiada wejścia analogowego ..
No to tu właściwie sam układ jest prosty. Musisz zrobić wyzwalany generator paczek impulsów. Przychodzi zbocze sygnału Fprf, jest zapamiętywane w pierwszym przerzutniku synchronizatora, wyjście tego przerzutnika wchodzi na wejście D drugiego przerzutnika, który jest taktowany sygnałem 2 MHz, tu...
Witam, Chce taktować Cyclone III z generatora zegara AD9516 (zegar 300 MHz): Nie wiem jak zaterminować linię. Altera pokazuje tak: a Analog Devices tak: Widać, że przy terminowaniu AC Altera daje dwa rezystory po 50 Ohm (VICM to Input Common Mode, 1,25V?), a Analog jeden 100 Ohm jak...
Dzięki za ten układ EPM3032ATC44-10N, jednak 32 makrocele to za mało. Jak zacząłem przeglądać ich ofertę to jeżeli chciałbym już 64 makrocele to cena rośnie ponad 4 krotnie. No nic, chbya zostanę przy 74**. 1) EPM3032ATC44-10N CPLD, 32 Macrocells, Altera, TQFP44, RoHS 9,82 zł EPM3064ATC44-10N...
Dodano po 1 Wielu funkcji jednak nie da się wykonać w FPGA, daj przyklad bo ja nie znam takiej funkcji :P dobra, wyraziłem się trochę nieprecyzyjnie, choć cytat wyrwany jest z kontekstu. Może przykłady nie są zbyt trafne, ale np: jak na razie pamięci (szczególnie DRAM), zegara RTC (z...
Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) Obszedłem problem...
Dziękuję za odpowiedź Jestem jednak zainteresowana projektem który podesłał wcześniej kolega... nawet już zakupiłam część niezbednych rzeczy.... Mówisz o projekcie z Elektrody, czy tym w języku angielskim? Z doświadczeń Kolegi wynika że warto zastosować generator kwarcowy, a to wymagaloby tak...
1. Dlaczego powstał ten projekt? Założenia. Od paru lat fascynowało mnie zbudowanie własnego oscyloskopu i poznanie pewnych problemów tej tematyki "od podszewki". Pierwsze praktyczne próby realizacji tego tematu podjąłem w czasie studiów, gdy w moje ręce pierwszy raz trafił zestaw maXimator...
Miernik częstotliwości na Alterze był publikowany w Elektronice Praktycznej kilka lat temu. Sądzę jednak, że żadna Altera (z tej serii oczywiście) nie będzie w stanie obsłużyć wyświetlacza alfanumerycznego LCD, podczas gdy mikrokontroler to potrafi. Poza tym odpada konieczność nauki nowego języka na...
Układy komercyjne, to te dostępne w handlu, na polskim rynku jest bardzo krucho z zestawami pod MAXII. Lepiej chyba zbudować coś samemu. To co potrzebne do budowy takiego zestawu, to oczywiście MAXII, stabilizator 3,3V, generator kwarcowy, no i ewentualne złącza. Problematyczne może być jedynie wykonanie...
Witam ;], Powyzszy projekt jest moim drugim podejsciem do zagadnien FPGA. Poprzedni (tez gdzies na elektrodzie publikowalem zdjecia) byl robiony recznie. Nie mam raczej zadnego doswiadczenia z ukladami Xilinxa ale programator dla nich jest powszechnie dostepny w necie (mialem tez schemat do niego w...
Czesc, Interpretacja danej to Twoje zadanie wewnatrz FPGA, teraz problem ktory masz przed soba to faktycznie jak przeslac wiecej bitow przez mniej pinow. Czyli jak przeslac 24 bity uzywajac np 8 pinow. To co zaproponowales czyli skladac szersze dane jest najprostszym rozwiazaniem ale nie najszybszym....
Czesc, Zainstaluj sobie oprogramowanie vendorow FPGA i zazwyczaj maja IP Core do pamieci DDR. Dla Xilinx'a jest on w Core Generator, Altera ma to w MegaWizard Plug-In Manager, Lattice w IPExpress a Actel w SmartGen'ie. To sa nazwy programow w pakietach vendorow ktore generuja IP Cory. Musisz to...
to moze zainstalowac quartusa i przerzucic kod vhdl jasne ;), bede ci mogl nawet poradzic ktory quzik nacisnac; a wygenerowanie fifo o szerokosci slowa 1 bit? mozna tak? i np. 128 razy powtorzyc to masz czas i ochote, mozesz poeksperymentowac; zrob top level ktory implementuje fifo o szerokosci...
Witam, Całkiem ciekawy temat. Chętnie pomogę. Prowadzę własną działalność i mogę bez problemu podjąć się tego czy innego tematu. Doświadczenie, myślę że mam wystarczające. Ostatnio skończyłem projekt radiolinii pracującej na częstotliwości > 20GHz. Zaprojektowałem część mikrofalową, core modemu...
Jeszcze chciałem zapytać o narzędzia (środowiska) do wizualnego projektowania układów FPGA. Czy producenci chipów takie oferują? (a może firmy trzecie?) Chodzi mi o funkcjonalność podobną do MATLAB/Simulink gdzie schemat logiczny układa się graficznie z pojedynczych bloków, na starcie mamy wszystkie...
Podnieciłem się tym, że zadziałało. A problemy były. 1 - odwrotnie narysowałem gniazdo JTAG. Nie wiem jak to sie stało ale tak wyszło. Zanim do tego doszedłem to ze 2 godziny minęły, bo nie miałem innej PCB z Alterą aby wyeliminować problem programatora. 2 - pojawił sie problem z syntezą wejścia BiDir...
W tym artykule opiszę projekt oraz konstrukcję testera układów FPGA własnego pomysłu, do którego budowy zostałem zmuszony przez Chińczyków, bo w ostatnio zamówionej paczce od nich co trzeci scalak był wadliwy. Tester po wciśnięciu jednego przycisku dogłębnie sprawdzi włożony układ. Będzie trochę...
