altera symulacja

[FPGA][ALTERA] Symulacja ModelSim nie chce zadziałać (megafunkcje)

Tak, dobrze. Polecam jednak czytać błędy, zwykle są tam pomocne informacje :wink: Error: (vsim-3033) E:/workspace_ALTERA/LDPC/main/U2_ZM_... Instantiation of 'lpm_mux' failed. The design unit was not found. To oznacza że nie może znaleźć modułu "lpm_mux". To jest biblioteczny moduł, więc dodaj biblioteke "lpm_ver"....

FPGA na początek, kilka pytań od "zielonego"

W oczekiwaniu na blastera uczę się veriloga i udało mi się uruchomić symulację bardzo prostej (ale własnej) FSM. # Reading C:/altera/13.0sp1/modelsim_ase/tcl/vsim/... # do testfsm_run_msim_gate_verilog.do # if { Nie wiem czym jest to spowodowane, jakby brak odpowiednich bibliotek. Oczywiście cały proces syntezy oraz fittera przeszedł poprawnie....

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

Jaka płytka developerska z FPGA Cyclone III, tania i z większą liczbą IO?

właśnie wiem, wybrałem board z CII, bo z III to nic ciekawego nie ma... musi być altera bo potrzebuje go do magisterki, a mam ip cora który pod xilinxem działać nie che (jest to kod vhdl generowany z z sys c i jest beznadziejny, narzędzia syntezy gubią sie, tylko altera jako tako to przekłada poprawnie - symulacja - ale czy zadziała na fpga to nie wiem)...

Symulacja czasowa i odczyt maksymalnej częstotliwości w Quartus II

Od wersji 11.0 nie ma wbudowanego symulatora, trzeba dograć dodatkowe oprogramowanie, np: - ModelSim-Altera (ciężki i raczej nieporęczny) - Altera U.P. Simulator (osobiście używam i chwale sobie) W starszych wersjach Quartusa był wbudowany symulator, używałem kiedyś wersji 9.0 i też bardzo sobie chwaliłem (chyba najlepiej z tego wszystkiego to działało)

Emulacja Altera DE2 z FPGA Cyclone II EP2C35F672C6 – dostępność symulatora VHDL

Próbowałem również ModelSim'a, jednak wszędzie symulacja jest tworzona na podstawie przebiegów, a chciałem się zorientować, czy ktoś wie coś na temat łopatologicznego symulatora/emulatora w stylu "klikam i zapala mi się dioda na rysunku płytki".

ESP8266 160MHz - generowanie szybkiego przebiegu 10-30MHz na pinie

Jak programuje się takie CLPD? Rysuje się logikę z bramek czy jakoś opisuje? Można tak i wychodzi dośc dobrze. Rysujesz schemat z gotowych układów 74xx i bramek, przerzutników, itp. Później symulacja. Jak symulacja ok, wgrywasz (BitBlaster to chyba się nazywa, cena ok 60zł, albo, jak masz LPT, kilka rezystorów) i musi działać. Możesz podrzucić jakieś...

Licznik modulo 53 na układzie 7493 w Altera Quartus - jak przedłużyć czas trwania liczby 52?

Próbowałem resetowanie bez tego przerzutnika D, lecz wtedy zamiast resetować do 0, resetuje mi do 22, nie wiem czemu Dla mnie też jest to dziwne zwłaszcza że 22 ( 010110b ) sugeruje że nie wszystkie przerzutniki liczników zostały wyzerowane. Może problemy robi sam symulator. (at)2N3866 Jakieś sugestie? Nie mam lepszego pomysłu niż problem symulatora....

LVPECL Cyclone III i AD9516 – terminacja linii zegarowej 300 MHz, AC czy DC?

Witam, Chce taktować Cyclone III z generatora zegara AD9516 (zegar 300 MHz): http://www.analog.com/en/clock-and-timin... Nie wiem jak zaterminować linię. Altera pokazuje tak: http://obrazki.elektroda.net/53_12315449... a Analog Devices tak: http://obrazki.elektroda.net/78_12315448...

Jak zasymulować układ na Virtex II przy 100 MHz w ISE?

Nie rozumiem tego za bardzo:( ja korzystam z pakietu ACTIVE-HDL (firmy ALDEC). W jakim oprogramowaniu pracujecie ? I na czym polega dokladnie ta symulacja ? Gdzie mógłbym znaleźć informacje na ten temat ? Z góry dziękuję za pomoc. bo to juz nie jest symulacja, to cos jakbys mial logic analyzer w fpga. Takze robisz capture prawdziwych sygnalow ktore...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

/.../mam problem z projektem modulatora/.../ jesli o mnie chodzi, to nie ma szans bym sie przebrnal ze zrozumieniem przez to, co zrobiles; ale jesli uwazasz, ze symulacja pokazuje poprawne dzialanie ukladu, to dodaj signaltap i porownaj przebiegi ze sprzetu z tym, co pokazuje symulator; dodajac signaltap miej na uwadze, ze jesli projekt sam w sobie...

Symulacja czasowa w Activ-HDL 7.1sp2, ISE WebPack 8.2i sp2

Mariusz, Czekam na licencje od Aldec'a bo po zainstalowaniu Activa na ewalce to moge sobie przesymulowac pare przerzutnikow przed synteza. Jest wbudowane ograniczenie, ze symulator moze zaalokowac maksymalnie 5MB na symulacje a jak sprobowalem ten przyklad to jest 5.3MB hehehe i to bez ladowania sdf'a. Cialem go do czegos mniejszego ale bez pelnej licencji...

Symulacja wyświetlacza 7-segmentowego w Quartus II - krok po kroku

Witam Na stronie Altery znajdziesz sporo materiałów które pomogą Ci nauczyć się podstaw obsługi Quartusa. Poniżej link. http://altera.com/education/univ/materia... Pozdrawiam

Język programowania do nauki DSP i FPGA – VHDL czy inny? Polecana literatura

Również jeśli chodzi o FPGA to polecam VHDL'a.. Dosyć dobrą książką na start z VHDL'em jest "Język VHDL w praktyce" Józefa Kalisza. Natomiast alternatywnym do Xilinx'a środowiskiem do pisania i symulacji FPGA jest Altera ze swoim darmowym Quartus II Web Edition.

[FPGA][ALTERA/INTEL] Simulation Waveform - nieoczekiwane stany Unknown Forcing

RAM wygenerowany w Quartusie jest inicjalizowany plikiem *.hex. Jeśli w folderze z symulacja nie ma tego pliku(albo nie pokazałeś narzędziu gdzie może szukać), w pamięci zostaną wartości X.

ModelSim Altera: Jak uruchomić symulację VHDL dla układu szyfrującego?

Mam do zrobienia symulację/testowanie projektu napisanego w VHDL. Chcę użyć do tego ModelSima Altery. Mój problem polega na tym, że nie wiem jak to zrobić. Tutoriale w języku angielskim wcale mi nie pomagają. Zasadniczo zacinam się przy "Simulate"->"Start Simulation". Wtedy wszystko się "loading" i dalej nic szczególnego się nie dzieje. A projekt to...

Altera MAXplus+II - jak zasymulować zbyt duży układ?? HELP!

Miałem gdzieś pare kserówek z jakieś książki i dotyczyły implementacji des a AHDLu, wydaje mi się że tam było napisane że implementacja się zmieściła w jakimś układzie flex. A jeśli koledze zależy wyłącznie na symulacjach, to proponuje ActiveHDL.

Jaki układ do konwersji 36-bit równoległej na szeregową do 30MHz?

Potrzebny Ci jest układ przynajmniej na 64/72 makrocelle, z reguły jedna makrocella -> jeden przerzutnik, z standardowych CPLD przetrzymanie wartości, przepchanie jej szeregowo i jakiś presclaler na zegar wyjściowy. Można kupić za parę miedziaków (5-6 zł). Najlepiej ściągnąć darmowy soft, zrobić opis/schemat, symulację czy odpowiada, przesyntezować...

[Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

Dopiero się uczę/.../dlatego zadaję dużo pytań. jasne, po to jest elektroda ; Jeżeli dobrze zrozumiałem to: Przypisania blokujące powodują/.../ ok, Logiczne jest to, że chcę sprawdzać tą zmienną moze nie rozumiem pytania, chodzi ci o to, ze przypisujesz jakas funkcje logiczna? to nie ma zadnego znaczenia, wazna jest deklaracja jako reg, w bloku always...

ALTERA Cyclone III - Karta graficzna - nakładanie się danych do zapisu z danymi

jaką sugerujesz zmianę /.../ jesli chodzi o sam automat, ktory 'przelacza' odczyt i zapis, to zrobilbym to jakos tak: [syntax=verilog] module sram_read_write #( parameter ADR_W = 9, DAT_W = 8 ) ( input clk, input rst_n, input mcu_wr, input [ADR_W-1:0] mcu_adr, input [DAT_W-1:0] mcu_data, output reg [ADR_W-1:0] sram_adr, inout [DAT_W-1:0] sram_data,...

EPM240 - pierwszy projekt licznika 8-bitowego w Quartus

Do symulacji "timing requirements" nie muszą być spełnione, to jest ważne dopiero jak chcesz uruchomić projekt w fizycznym układzie FPGA. Wtedy musisz dodać plik *.sdc do projektu, gdzie poinformujesz syntezator jaka jest częstotliwość zegara(bardzo ważne), opóźnienia sygnałów na wyjściach/wejściach FPGA(ważne jeśli jesteś podłączony do interfejsu który...

Jak zapisać całkę w VHDL dla napięcia kondensatora przy użyciu integer?

W takim razie będzie poprawnie jak zapiszę: calk:=31*ic; -- 1570*(20u*1000)=31.4 (obcinam część dziesiętną) uctt:=uctt+calk; uct:=uctt/1000; uc<=conv_std_logic_vector(uct,12&... Bo coś mi się wykres nie podoba jaki wyszedł podczas symulacji.. Mam obwód równległy RC - zasilany dwupołówkowo (sinus wyprostowany mostkiem...

Czy FPGA/CPLD mogą wykonać mnożenie 64bit x 64bit w jednym cyklu zegarowym?

Proszę o podpowiedź czy układy CPLD/FPGA będą w stanie przetworzyć operacje matematyczne w kilku cyklach zegarowych (może nawet w jednym cyklu) ? Temat dotyczy sprzętowego (bardzo szybkiego) mnożenia liczb 64bit x 64bit a nawet 128bit x 128bit, Większość nowoczesnych układów FPGA ma wbudowane sprzętowe układy mnożące, tyle że one operują na liczbach...

Edycja przebiegow w Modelsim altera starter edition

Też polecam napisać testbench w dowolnym HDL, można mieszać między sobą Verilog <-> VHDL, jeśli komuś wygodnie napisać tb w Verilogu. Albo zaznajomić się z językiem skryptowym TCL i wymusić generację przebiegów, jak i całym procesem symulacji za pomocą poleceń ModelSim.

Program do symulacji płytki ALTERA DE1 - jak ćwiczyć w domu?

witam, czy jest jakiś program który symuluje prace tej płytki ? korzystamy z niej na laborkach, chciałbym poćwiczyć w domu, no ale nie umiem znaleźć nigdzie na internecie symulatora takiej płytki. Chodzi mi o to żebym mógł sobie na ekranie kliknąć w przełączniki, i zobaczyć jak diody świecą. Dziekuje !

Darmowy program do rysowania przebiegów dla FPGA i CPLD?

Ściągnij ISE Web Pack ze strony Xilinxa (jeśli używasz CPLD/FPGA Xilinxa) , albo pakiet innego producenta (Altera - Quatrus II itp.). Tam możesz zrobić opisy VHDL / Verilgo układów, moduły testbench i symulacje :) Aha, te pakiety są darmowe :]

Porównanie środowisk Quartus II i MAX+plus II firmy ALTERA

MAX to antyk, można nim tworzyć konfiguracje tylko dla starych układów więc od razu możesz sobie go darowć, ale jesli chcesz tylko sobie posymulować to może być, choć Quartus ma wspaniały symulator i tylko do symulacji to ja również wybrał bym Quartusa.

Quartus Jak włączyć symulacje i dodać sygnały.

w duzym skrocie: quartus do wersji 10 file -> new -> 'Vector Wavefile' potem w prawym polu 'Name' 2xclick, pojawi sie okienko, click na 'Node Finder' i mozesz dodac I/O + dowolne sygnaly wewnetrzne, po dodaniu, za pomoca ikonek w oknie waveform mozesz 'narysowac' przebiegi wejsc; quartus wszystkie wersje musisz miec zainstalowane modelsim lub questasim...

Jak uzyskać zegar 3Hz z 50MHz z wypełnieniem 90% w Verilog?

twoj kod nie przejdzie syntezy, uruchom quartusa i przeczytaj komunikaty o bledach; fpga to nie procesor; taka przykladowa wersja, nie dam glowy, ze nie ma jakiegos glupiego bledu, ale pokazuje jak zrobic to, czego oczekujesz: module tb(); reg reset, CE, clk; wire Q; initial begin reset = 1'b1; CE = 1'b1; #100 reset = 1'b0; end initial begin...

Jak zacząć z tanimi i prostymi układami PLD w Polsce?

Właśnie o to chodzi - układów jest zatrzęsienie więc który kupić do testów, programator na LPT - oki ale jaki (+ soft który go obsłuży) a co chcę dokładnie zrobić - nie wiem - po prostu nigdy ich nie używałem i nie wiem co można a czego się nie opłaca :) Hmm, zacznij od postaw, napisz coś w jakimś języku, do klasycznych PLD (np 16V8) bardzo wygodny...

Zlecę projekt układu na FPGA + Quartus

Witam, Zlecę zaprojektowanie układu opartego na FPGA (Altera) do tego symulacje w Quartusie. Zlecenie raczej pilne. Więcej szczegółów na priv lub mail. Do osób raczej z woj. mazowieckiego lub okolic. pozdrawiam mantis7(at)vp.pl

Altera vs. Xilinx - wybór zestawu uruchomieniowego do pracy dyplomowej.

Dzięki za odpowiedź. Jeśli chodzi o podstawy to już piszę w VHDLu programy (narazie proste, ale zawsze ;) ) i zastanawiam się który układ lepiej kupić do dalszego "samorozwoju" bo jednak jak coś "pomruga" to zawsze milej się robi niż tylko oglądając przebiegi na symulacjach ;) W sumie chodzi głównie o to aby zakupiony układ był wystaczający do zrobienia...

Nieprawidłowe czasy stanów w maszynie stanów AHDL w Quartus II Altery

Czesc, Nie mam zielonego pojecia o AHDL i nie znajac jak dobry jest symulator tego jezyka ani co w zasadzie z niego bedzie w FPGA to strzelam :) A probowales zamienic if ... end if; na if .. else ostatnie przypisanie end if? Cos sie zmienilo? A tak apropo Altera dalej ma support dla tego jezyka i dalej go rozwijaja i poprawiaja symulacje i synteze czy...

Altera FLEX8000 EPF8636 - czy warto na początek z FPGA zamiast CPLD?

Znam akurat trochę Cyclone'y ale wypadłem nieco z obiegu bo siedzę ostatnio w sofcie... Jeśli chodzi o Quartusa to jak dla mnie alterowe środowisko wypada lepiej od Xilinxa, jest bardziej uporządkowane i spójne, dokumentacja też jakby bardziej czytelna. No i Altera daje chyba najbardziej profi symulator jakim jest ModelSim od Mentora. Ponadto ich softprocesor...

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

Dziękuje (i stawiam "flaszkę" :) ). Czy to jest pełen kod (w pełni działający) ? Zaraz go sprawdzę (spróbuje zrobić symulację). Pytam się, żeby się upewnić (w końcu VHDL to standard, a więc to co działa z Xilinx powinno ruszyć pod Alterą, tak myślę). Gdzie znajdę opis poszczególnych komend VHDL ? Poszukam oczywiście sam, ale może znasz dobre źródło....

Quartus II 7.0 i układ ALTERA MAX 7xxxx - jak stworzyć generator 20-25 kHz?

Jestem nowicjuszem jeśli chodzi o elektronikę. Chciałem się poradzić w sprawie stworzenia projektu prostego układu i otrzymania programu służącego do zaprogramowania układu firmy ALTERA. Mam wykorzystać do tego celu układ ALTERA (w tej chwili nie wiem jeszcze jaki dokładnie ma to być układ, chyba MAX 7xxxx) i środowisko Quartus II (mam wersje 7.0 ściągniętą...

Zegar czasu rzeczywistego VHDL - błędy w symulacji i ustawieniach czasu

Ok dzięki za szczegółowe wyjaśnienia teraz musze sie wziąźć do pracy. Czy Ty przypadkiem nie musisz jeszcze multipleksować takiego wyświetlacza? Na pewno jest tam tylko 8 linii na wyświetlacz (7 na segmenty + 1 na kropkę) + 8 dodatkowych na aktywujących wyświetlacze. Więc potrzeba Ci potrzebny jeszcze proces, który będzie przemiatać. Albo zrobić to...

Sprawdzenie kodu VHDL dla Cyclone III - generowanie sygnału tim1*8

enable 'odwrocone' http://obrazki.elektroda.pl/7035146200_1... symulator w Q9.1 bardzo poreczny do szybkiego sprawdzenia koncepcji, nie nadaje sie do symulacji dluzszej niz 30-40us. [symuluje netliste po kompilacji, a nie 'czysty' kod RTL wiec musi wielokrotnie wiecej liczyc] warto zainwestowac nieco czasu i nauczyc sie symulatora Modelsim-Altera,...

[FPGA] - Kurs VHDL i zestaw do 1000zł dla początkujących

Znaczy ogólnie musisz nieco zmienić myślenie, ja myślałem podobnie zaczynając przygodę z tymi cackami. A więc po kolei - VHDL to język opisu sprzętu, jest uniwersalny i w założeniu przenośny (tj. ten sam "kod mogę odpalić" na układzie firmy Lattice, a potem na układzie od Altery). Zatem ucząc się samego VHDL możesz mieć dowolny zestaw, bo jeśli np....

[Verilog][Modelsim] - Nie inicjalizuje zmiennych i nie propaguje sygnału

Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) http://obrazki.elektroda.pl/3648728400_1... Obszedłem problem...

Xilinx czy Altera? Koszt softu z Embeded System Design, DSP.

1. Poniekąd dobrze , że wykładowcy posiadają porządną wiedzę teoretuczną. Jeżeli jest porządnie przekazana studentom , ci zaś nabiorą pewnego 'rzemiosła' w praktyce , dojdą do wniosku , że nie ma sensu symulowanie np. bramki AND , bądź modułów wcześniej zaprojektowanych i zweryfikowanych nie tylko na symulatorze , ale przede wszystkim w PRAKTYCE !!...

Wszystko o układach programowalnych... podstawowe informacje

malo prawdopodobne, masz przyklad takiego kodu ? co to znaczy:" kod napisany w ISE" , kod jest w vhdl albo w verilogu i tyle, oba narzedzia syntetyzuja jakis podzbior legalnych linijek w tych jezykach i te podzbiory sa z pewnoscia tozsame w 99%; co do stabilnosci ise, mozna poczytac archiwum elektrody, gdzie co rusz sa porady typu: odinstaluj wersje...

Lattice Diamond - Problemy z kodem na FPGA LFE5U-12F, brak symulacji

Ten kawałek kodu ktory załączyłeś w pliku *.rar ma źle zrobioną synchronizację pomiędzy domenami. Do sygnału STROBE_old przypisujesz wartość z portu wejściowego STROBE a następnie sprawdzasz w warunku STROBE_old(1 downto 0) = "01". Tak się nie robi ze względu na metastabilności sygnałów. Każdy sygnał wejściowy musi zostać zsynchronizowany. elsif rising_edge(CLK_140MHz)...

[vhdl] Jak zrealizować mnożenie wektora std_logic_vector przez typ real?

Czesc, W vhdl'u typ real jest raczej do symulacji i synteza nie zrozumie go aczkolwiek nowy standard vhdl 2008 zdefiniowal dwa nowe pakiety ktore definiuja zmiennoprzecinkowa arytmetyke dla syntezatorow. Nie wiem tylko czy wspomaganie dla tych pakietow jest wbudowane w najnowsze XST czy Quartus. Jednym z rozwiazan tego problemu byloby przejscie na stalo...

Wybór FPGA Altera Cyclone i zestawu ZL11PLD dla początkującego - opinie?

Dzięki za komentarze. Wolałbym też mieć przed sobą jakiś prosty moduł i zacząć obserwować rezultaty programowania w praktyce a nie analizować symulację. Dla mnie jest to bardziej motywujące i popychające do przodu. Nie potrzebuję, żadnego rozbudowanego zestawu uruchomieniowego. Wystarczy sam FPGA oraz układy potrzebne do jego uruchomienia i czyste złącza....

Poszujuję - atrakcyjnych cenowo - płytek FPGA/CPLD - WG podanych kryteriów

Dzięki za wszelką pomoc. Wiem już jak szukać. Sprawdziłem i aż się zdziwiłem jak mało makroceli mój projekt wymaga. Kupno układu FPGA to ostatnia rzecz którą robisz podczas robienia takiego projektu. Najpierw napisz sobie cały projekt w VHDL lub Verilogu i przesymuluj w Modelsimie. W testbenchu możesz umieścic model pamięci SRAM oraz przetworniki DAC...

Wybór płytki FPGA do nauki VHDL: Nexys4, Nexys4 DDR czy TerasIC DE1?

Dodam jeszcze - aktualnie jest bardzo mała różnica między dostawcami układów, zaczyna się to bardzo zacierać w porównaniu do tego co było kiedyś (mam na myśli rodziny do Cyclone III albo Spartan-3). Od rodzin Spartan-6 oraz Cyclone IV nie ma tak widocznych różnic, natomiast układy SoC: Xilinxa ZYNQ oraz Altery Cyclone V SoC to są prawie kopie. Akceleratory...

Jak szybko zbierać dane z 12-bitowych ADC przy 65Msps? Opcje: FIFO, SRAM, FPGA, STM32

Jak na razie na najbardziej sensowne wyglądają rozwiązania: kilka AD9226 + FPGA + STM32 (a może "malinka"? STM32 jest albo niewiele tańszy, ale z dużo mniejszymi możliwościami komunikacji i przetwarzania, albo droższy od najtańszej "malinki"); albo kilka LPC4370 + cokolwiek na magazyn zebranych danych (one mają nawet Ethernet). Dla mnie FPGA ma tę...

Praktyczny kurs wykorzystania układów programowalnych FPGA

Witam wszystkich. Firma, w której pracuje chce zorganizować kurs dotyczący wykorzystania układów programowalnych FPGA. W ramach kilkudniowego kursu odbyłoby się wprowadzenie w temat układów programowalnych, przedstawienie układów kilku firm, opis zasady działania/budowy wybranych układów, Laboratoria na których realizowane byłyby przykładowe możliwości,...

Oprogramowanie do projektowania układów elektronicznych

Oprogramowanie do projektowania układów elektronicznych Niniejszy artykuł jest próbą wprowadzenia do wspaniałego świata programów do projektowania układów elektronicznych. Do utworzenia tej listy wziąłem pod uwagę wiele kryteriów. Są tutaj programy darmowe i komercyjne, shareware, a większość z nich dotyczy jakości oprogramowania, przyjazności użytkownikowi,...

LiveDesign Evaluation Kit z Xilinx Spartan-3 do nauki VHDL i Verilog za 450 zł?

Szukam jakiejs plytki na ktorej moglby sie dalej uczyc VHDLa i Veriloga nie tylko przy symulacjach. Dodatkowo powiem ze chcialbym cos so moze mi sie przydac do pracy dyplomowej: Stworzenie syntezowalnego kodu up 80251 w jezyku VHDL. Mam mozliwosc zakupu tej plytki za 450zl. Czy oplaca sie? Czy moze za ta cene mozna kupic cos sensowniejszego? Jedna wersja...