Witam Aktualnie pracuje nad projektem w języku verilog i niestety nie mogę sobie z nim poradzić Bardzo proszę osobę, która się zna na tym o kontakt Szczegółowe informacje na gg 4559383 lub tel 793677882
Verilog to HDL (język opisu sprzętu) używany do modelowania systemów elektronicznych. Zwykle używamy go podczas projektowania układu cyfrowego i weryfikacji różnych rodzajów obwodów (również cyfrowych, analogowych i mieszanych). Jedną z najważniejszych cech symulacji Verilog jest jej skala czasowa,...
Projektuje procesor 8051 w programie Qartus Verilog. Procesor jest w polowie gotowy jednak pewna sprawa nie pozwala mi ukonczyć nad nim pracy. Mianowicie program po skompilowaniu wyrzuca mi błąd dotyczący funkcji inout (bidir). Problem polega na tym ze układ nie moze wykonac funkcji odczytu i zapisu...
Właśnie dostałem książkę, z której wzięto to zadanie.. i przy okazji jego rozwiązanie - na sumatorach. Chciałem zbudować taki układ sumatorów w ISE Project Navigator, w którym piszę te programy na FPGA. Jednak w projekcie tworzonym na Spartan 3AN nie ma możliwości dodania takiego bloku jak...
Doświadczenie to jedynie projekty które realizowaliśmy na uczelni (obecnie jestem na 3 roku). Do tej pory z ważniejszych własnych projektów to: Analizator stanów logicznych z wykorzystaniem VGA, używając środowiska Active-HDL i płyty ewaluacyjnej z układem Spartan3E. Obecnie używając EDK implementujemy...
pomijając to że & a powinno być &&. Zrobiłem jak powiedziałeś dałem dwa projekty jeden w verilogu drugi w VHDL-u w jednym "zbiorczym pliku" nazwałem go top_level.vhd . Prze symulowałem zachowują się identycznie ... ok pozmieniałem wszystko tak aby było zgodne z ucf-em. I podpoiłem z poziomu top_level...
Witam, W ramach projektu na uczelni muszę zrobić zegar szachowy, który będzie odliczał od maksymalnie 99minut 59sekund. Projekt realizowany na ISE 13.4 oraz płytce ewaluacyjnej Spartan3 W związku z tym tworzę złożony moduł składający się z 4 liczników BCD ( trzech modulo 9 i jeden modulo 5),...
jeden przyklad zamiast dziesiatek slow ... [syntax=verilog] module clk_divider ( input clk50, output reg clkdiv = 1'b0, input cnt_en, output [7:0] cnt_out ); reg [7:0] cnt = 8'h0; always (at)(posedge clk50) clkdiv <= !clkdiv; always...
Napotkałem drobny problem w moim projekcie układu CPLD. Zrobiłem sobie pin testowy. Dołączam go wewnętrznie do różnych sygnałów i w fizycznym układzie sprawdzam co się na nim pojawia. Dzięki temu mogę w praktyce przetestować czy kompilator zrobił to co chciałem. W języku Verilog ten testowy pin...
Witam W verilogu zrobiłem kilka mniej lub bardziej skomplikowanych projektów. Zawsze mam jeden mały problem - zapominam się i robię przypisania wielokrotne. Kilkukrotnie spotykałem się z sytuacjami, w których jakaś zmienna musi się zmieniać pod wpływem kilku sygnałów zewnętrznych. Prosty przykład...
Witam, nie jestem pewny czy piszę w odpowiednim dziale, jeśli nie to proszę o przeniesienie. Mianowicie mam do napisania kod obsługi sprzętu w języku Verilog. Jest to zadanie stanowiska kontroli jakości (dostałem zadanie w ramach warsztatów na uczelni - prowadzący stwierdził, żebym popróbował to...
Ja mam z Xilinxem niemiłe doświadczenia - środowisko Vivado jest znacznie cięższe od Quartusa, często się zawieszało. W dodatku na 2/3 moich komputerów nie działał programator (świeże instalacje Windowsa, ze wszystkimi sterownikami - pomocy od Xilinxa zero). Model sim to program do symulacji układów...
Witam, potrzebuje pomocy w tworzeniu projektu. Mam stworzony stoper który na jednym z przycisków startuje z pewnym opóźnieniem a muszę zamiast tego zrobić zapamiętywanie międzyczasów. Tu jest kod działającego stopera bez potrzebnej funkcji. Czy ktoś jest mi wstanie pomóc to zrobić ? Z góry dziękuje...
Kurcze a jak dodać silnik stanów do tego projektu jak pisałeś ? Dodano po 5 A jak mogłby wyglądać else if z czerwonym światłem gdzie pod koniec zapalać się żółte? Ogólnie dziękuje bardzo za pomoc, ciekawe, czy podzielicie sie ze mna ocena z klasowki; macie tu nieco inne podejscie do tematu,...
witam co do materiałów do veriloga to polecam stronke www.opencores.com można sobie tam ściągnąć całą masę układów napisanych w verilogu, dużo ciekawych artykułów o projektowaniu itd itp sam zobacz, w jezyku polskim nie ma ksiązek do veriloga, mam troche materiałów po angielsku jeśli jesteś zainteresowany...
Witam. Mam pewien projekt do napisania. UART. Niby prosta sprawa. module rs232(CLK, RS_TX, SEND, CLK_TX); input CLK; output reg RS_TX; input wire SEND; output reg CLK_TX; reg [13:0]cnt_tx = 0; ...
Witam, Jesli mozesz uzyc VHDL to polecam (i uzywam) biblioteke do operacji stalo przecinkowej fixed_pkg. Na stronie rowniez znajduje sie package z operacjami zmiennoprzecinkowej float_pkg(sprawdzalem mnozenie i dodawanie - dziala). Bardzo latwo sie tego uzywa, dziala, duzo mozliwosci parametryzji...
Witam Chcę się nauczyć podstwa języka Verliog i VHDL. Poszukuje jakiś darmowych, prostych najlepiej w wersji free open source kompilatorów tych języków. Wiem, że jest np: Active-HDL, Xilininx i Altera ale są one dla mnie zbyt potęzne jak na początek. Zależy mi na podstawach (projekt rejestru, licznika...
Nie do końca o to mi chodzi. Zamieszczony przeze mnie kod jest fragmentem dużego modułu. Ten moduł instancjuję w projekcie wiele razy. Na stronie 11 pokazano jak za pomocą generate i parametru raz użyć mnożenia CLA a innym razem WALLACEa. Ja potrzebuję aby w zależności od parametru zamieszczony case...
Czy zna ktoś może kompilator Veriloga, który skompiluje mi projekt do postaci *.exe? Coś jak GHDL tylko dla Veriloga. Chodzi o to, żeby przekazać innym model wykonywalny pod Windowsem bez konieczności instalacji dla nich narzędzi.
Asynchroniczny reset to można jedynie do symulacji dać. W przypadku rzeczywistych projektów lepiej dać reset synchroniczny.
Witam. Potrzebuję do swojego projektu warunku na zbocza wyjścia If (negedge (input) == 1) begin a <= 1; end Gdy próbuję czegoś takiego: always (at) (negedge HALLA) begin nextphase <= 2; end always (at) (posedge HALLA) begin nextphase <= 5; end i używam tej...
Cześć wszystkim, mam pytanie odnośnie treści zadania, które postawiono przede mną na studiach. Oto treść: Układ ma odczytywać dołączoną klawiaturę PS/2 i wyświetlać na wyświetlaczu LED naciśnięte klawisze. Ponieważ dostępny jest tylko wyświetlacz 7-segmentowy, rozpoznawać należy tylko następujące...
Kolejnym założeniem projektu jest minimalne odświeżanie 3 razy na sekundę,zatem: Dostrzegłem, że w przypadku mojego samochodu przy otwarci bramki na dokładnie 300ms i zliczając impulsy w kodzie BCD przy użyciu dwóch liczników, otrzymam od razu wynik w setkach RPM. Po zamknięciu bramki wystawiony...
Ogólnie ten moduł SPI ma zapewnić wyjście równoległe dla 24 bitów danych, które wysterują sterownik wyświetlacza 7-segmentowego multipleksowanego. Za niedługo pokażę cały projekt na elektrodzie.
Czołem, ostatnio szukając jakiejś pomocy w przyśpieszeniu projektowania układów programowalnych oraz lepszemu ogarnięciu zarządzanego projektu natknąłem się na BlueSpec - czyli jak rozumiem, język projektowania układów programowalnych "wysokiego" poziomu, który kompiluje się do Veriloga. Widzę, że...
Witam Potrzebuje do mojego projektu bloku opóźniającego coś jak timer TON w sterownikach. Niestety nie mam pomysłu jak to napisać w verilogu. Blok ma opóźnić o ustawiony czas zbocze narastające natomiast opadające by wystąpiło bez opóźnienia.
1. Czy układ realizujesz w jakimś konkretnym FPGA? Z kontekstu wynika, że to jakiś Zynq, ale podaj konkretnie co to za układ. 2. W jaki sposób sprawdzasz czy Twój projekt działa? Wgrywasz go do FPGA i testujesz go w sprzęcie? Używasz ChipScope? Używasz symulacji? 3. Gdy kanał wyjściowy/PWM jest...
Witam, Sprzedam kompletny projekt programatora Usb układów programowalnych firmy Altera. Oferta jest głównie skierowana do firm produkujących zestawy edukacyjne (kit'y) lub inne urządzenia zbudowane na układach programowalnych Altera wymagające np. częstego "upgrade'u". Programator Usb można bez...
Witam, W całości (kompleksowo) lub częściowo zaprojektuję urządzenie w oparciu o układy programowalne CPLD, FPGA firmy Altera (lub inne). - realizacja logiki poprzez opis sprzętu w języku Verilog, Vhdl lub Ahdl. - opracowanie schematu elektrycznego całości urządzenia oraz płytki drukowanej (PCB)...
Witam mam problem z takim tematem, ze wzgledu na mala ilosc materialow czasu i wiedzy. Czy jest ktos to wie o co w tym chodzi i moglby pomoc zrozumiec problem, dac wskazowki, cokolwiek, termin do 18 stycznia. =============================... Generacja zestawu wektorów testowych dla sieci...
za malo informacji by wiarygodnie podac przyczyne problemu, wyglada na to, ze verilog kod <gsramv_64_512_16bf> to wrapper do jakiejs pamieci, ktora w zamysle autorow ma byc wygenerowana przez coregen ise i tej pamieci Ci brakuje, stad masz 'black-box'; ------------ Niestety oni tylko...
Gdzie mogę ustawić liczbę procesorów (rdzeni) /.../ Tools -> Options -> Processing -> Parallel compilation jeszcze uwaga: tzw. schematic entry to moze i dobre podejscie na pierwszy raz, by sie zapoznac z quartusem, symulacja itd, ale nie uzywane juz poza hobbistami do pierwszych...
Witam forum! Zachęcony artykułem (at)piotrva na głównej stronie elektroda.pl pomyślałem, że spróbuję swoich sił z FPGA. Miałem na studiach kilka wykładów z FPGA (więc absolutne ABC jest mi znane). Chciałem zapytać krótko: od czego zacząć? Czy lepiej iść w Alterę (czyli Intela) czy Xilinxa? (chodzi...
Ostatni program w Verilog pisałem dobre 3 lata temu. W sieci znajdziesz masę przykładów. W dzisiejszych czasach wystarczy chcieć by móc. Zacznij coś próbować robić, jak nie wyjdzie to wklej kod i mów co nie działa. W tym momencie to prosisz o gotowca kolego ;)
Vikas Shukla rozpoczął, za pośrednictwem serwisu Kickstarter, gromadzenie funduszy na realizację projektu płyty rozwojowej o nazwie Spartixed. Spartixed służyć ma jako element platformy edukacyjnej do nauki języków Verilog i VHDL. Sercem płyty jest układ Spartan 6 firmy Xilinx. Spartixed umożliwia...
Witam!!! Na wstępie proszę abyście nic nie dopisywali żadnych odpowiedzi do tego tematu. Jak chcesz coś dodać od siebie to proszę o informacje na priva. Dokleję i poinformuje co kto dodał o ile ta informacja będzie coś wnosiła do tego kompendium. Chce wprowadzić taki zabieg aby czytelnicy nie wertowali...
SmartDV Technologies poinformowało o dodaniu wsparcia dla Verilator - darmowego, otwartego symulatora języka opisu sprzętu (HDL), stając się pierwszym na świecie dostawcą systemów weryfikacji bloków IP (VIP). "Symulator typu open source, taki jak Verilator, jest świetną opcją dla startupów lub...
Po pobieżnym przeglądnięciu kodu nie widzę żeby to w tym module powstały X, musiały raczej "przyjść" z zewnątrz. Robisz symulacje samego modułu PLLR_MAIN? Czy ten moduł jest gdzieś użyty? Plus parę uwag: 1) Ogólnie ten kod nie jest napisany w stylu "FPGA" :wink: Na przykład: [syntax=verilog]always(at)(ne...
pomimo tego że licznik jest synchroniczny to i tak pojawią się hazardy problem nie w liczniku czy dekoderze, te kawalki wygladaja na napisane poprawnie, masz klopot, bo wejscia zegarowe rejestrow D polaczyles z wyjsciami ukladu kombinacyjego; to jest wlasciwie wbrew 'zasadom sztuki'; jesli bedziesz...
No a mają one możliwość generowania kodu dla opisu za pomocą grafu ? Są darmowe narzędzia, które przekształcają graficzny graf (kółka, strzałki etc) na pełny opis HDL jako FSM (Finite State Machine), jest tego pełno. Ja tam preferuje ręczny coding maszyny. Jeśli chodzi o uC to mają większe możliwości...
język opisu sprzętu zawsze będzie językiem opisu sprzętu, a nie C++ Dave_PL nie miał tego na myśli. Ale przy dużych systemach brakuje po prostu zwykłych typedef, struktur znanych chociaż z C, które wprowadza standard Verilog-2005 razem z rozszerzeniem SV. SystemVerilog to nie tylko HDL( Hardware...
Brak jakiegokolwiek schematu, wsadu, zdjęcie wykonane pierwszym na świecie cyfrowym, kolorowym aparatem fotograficznym, Na DIY są setki projektów bez wsadu, złe fotki i jakoś nikomu to nie przeszkadza ale ok, schemat: Dał coś? na 100% niewiele. Ale patrząc na niego dokładniej powinien podnieść...
"]Jak na moje oko to program robiący syntezę "dał cienia" nie sadze, kompilator xilinx to stara, doswiadczona marka; to jest temat na wielogodzinna dyskusje z teoretykami symulacji i syntezy, jako praktyk powiem tyle: vhdl powstawal w czasach, gdy jeszcze fpga nie bylo na swiecie, powstal jako...
Aaaale sie offtop zrobil :P Implementacja rdzenia '51 nie jest zadaniem skomplikowanym, wystarczy wujka google zapytać. Istnieją gotowe przykladowe rdzenie w postaci modulow w jakims HDLu. Wypada tylko znać dany HDL, zeby wiedzieć co dalej juz po zaimplementowaniu rdzenia. Komplikacja jest tylko w...
Witam, Mam do uruchomienia pewien projekt w Active HDL, w którym muszę dołączyć bibliotekę virtex2p (Design -> Settings ->Verilog -> Verilog libraries). Pomimo ze mam zainstalowane Xilinx ISE nie widzę tej biblioteki. W jaki sposób mam dograć brakującą bibliotekę? Skąd mogę ją ściągnąć? Dopiero...
Używam do układów CPLD pakietu ispLEVER firmy Lattice. Postanowiłem opanować przynajmniej podstawy symulowania działania układu. Po wielu próbach stworzyłem odpowiedni moduł w Verilog. Aplikacja ispLEVER go kompiluje i otwiera kolejny bardzo rozbudowany program Active-HDL. W nim miedzy innymi pojawia...
Praca dla inżynierów elektroników, pasjonatów. Jeśli chcesz tworzyć zaawansowane rozwiązania inżynieryjne w obszarze elektroniki, optoelektroniki, GNSS bądź zarządzania kryzysowego, zapoznaj się z obecnymi ofertami pracy i prześlij nam swoje CV. Aktualne oferty pracy: INŻYNIER SYSTEMÓW...
Hmm, napisalem post i chyba internet mi sie rozlaczyl bo nie wiem gdzie go wyslalem wiec pisze jeszcze raz :) Mariusz, Mozesz mi podeslac vhd, sdf i testbench na priv'a. Ja rusze to na modelsim i odpisze na grupie jaka byla przyczyna tych X'ow. Chodzi mi o output z Xilinx'a (time_sim.vhd i time_sim.sdf...
Minimig jest pełnosprawnym zminiaturyzowanym „klonem” komputera Amiga 500, wykonanym z użyciem układu FPGA. Dennis VanWeeren zminiaturyzował ją do pojedynczej płytki o wymiarach 12*12 cm. Jako pamięć masowa została wykorzystana karta pamięci MMC. Całość zasilana jest pojedynczym napięciem...
To moja trzecia konstrukcja na FPGA ;) pierwszy był trywialny zegarek na kilku licznikach, a potem prosty kalkulatorek dodający dwie liczby. Tak więc proszę o konstruktywną krytykę i porady, co by tu można jeszcze ulepszyć. FPGA ciekawi mnie już od jakiegoś czasu, ze względu na to, że można na...
Czesc, Jak szukasz oprogramowania do projektowania plytek PCB i TYLKO plytek PCB to sciagnij sobie wszystkie programy jakie znasz albo skontaktuj sie z producentami/dystrybutorami i popros o trial version. Zainstaluj sobie wszystkie i popracuj na nich najpierw a potem bedziesz wiedzial co Ci lezy...
Czy możnaby otrzymać z kodu w C kod w vhdl'u? nie wiem szczerze mowiac, moze mozna, ale po co ? jesli juz mialaby byc taka mozliwosc, to wyobrazam sobie, ze taki translator generowalby jakis uprocesor i umieszczal skompilowany kod c w 'embedded sram' ... ;); mowiac powaznie - co innego procesor,...
2.Wybrałem w nowym projekcie Block diagram/schematic files jesli mozesz, to 'przelacz' sie na vhdl/verilog, rysowanie schematow to wymierajacy sposob, nie dosc, ze - wbrew pozorom - bardziej uciazliwy i pracochlonny, to jeszcze nieprzenoszalny z narzedzia na narzedzie, verilog jest na tyle latwy,...
(at)RitterX W zasadzie zależy jak podejdziemy do reglamentacji. Takie coś istnieje w przypadku wielu układów i jest to normalne. Wiele firm np. na swoich stronach nawet nie publikuje informacji że dany układ istnieje itd. W zasadzie zaczyna się to od sensorów obrazu (o czym wspominałem w wątku...
Witam Przeglądając zawartość tego działu, jak również znajdujących się na innych stronach biuletynów a poświęconych zagadnieniom EDA można dość do wniosku iż w Polsce króluje tylko jedne program wykorzystywany do tego celu. Niechybnie jest nim Protel, w kolejnych odsłonach. Oprogramowanie to niestety...
Wydaje mi się to najprostsze-"kopiuję" schemat układu bez wnikania w jego funkcje logiczne, pisania tabelek itp. rozrywek niosących ryzyko pomyłki. temat na kilka wieczorow dyskusji; ale postaram sie zamknac a kilku/nastu/ linijkach; :) - rysowanie schematow nie jest wolne od ryzyka pomylki,...
Wspominalem o tym projekcie pare dni temu w tym temacie: Project VGA to nie jako uproszczona wersja Open Graphics Project Odnosnie FPGA to nie jest to prawda ze nie wiele osob sie nimi zajmuje w PL... Moze nie sa poprostu az tak widoczne w necie, wiele ciekawych prac powstaje np. jako...
A uwzględniłeś ceną za Shipping, i dodatkowe opłaty? Czy posiadasz jakieś ciekawe kanały dystrybucji? Ja osobiście pierwsze zamówienie zrobiłem u oficjalnego dystrybutora produktów Digilent'a w Rumunii. Ze względu, że ten kraj znajduje się w Unii, zapłaciłem tylko za kuriera. Ciekawostką jest rabat "Academic",...
Witam serdecznie, Zawsze fascynowały mnie karty graficzne i stosunkowo niska cena monitorów LCD w stosunku do możliwości. Patrząc na rozmaite wyświetlacze LCD, dedykowane do mikrokontrolerów wyszedłem z założenia, że przekątne mają niewielkie a cena jest z kosmosu. Często wychodzi że było by taniej...
Intel, Siemens, Philips, Toyota, czy General Electric. Intel jest właścicielem niemal wszystkich praw do architektury i oznaczeń z cyklu 8051, więc zawsze będzie zainteresowany sprzedażą licencji. Philips w elektronice już nie istnieje. Toyota w elektronice nie istnieje. General Electric w elektronice...
FireAnt to nowa, finansowana za pośrednictwem Crowd Supply płytka prototypowa firmy XIPS. Sercem FireAnt jest układ Trion T8 (T8F81C2) firmy Efinix. Kompatybilność FireAnt obejmuje środowisko Efinity IDE z Verilog HDL. Przykładowe projekty znajdują się w [url=]repozytorium w serwisie Github....
zalezy na co patrzysz, ja mowie o wyskopoziomwym programowaniu (C) i opisie sprzetu(VHDL) oraz o nieskopoziomowym programowaniu (ASM) i opisie sprzetu (schematy,VHDL tez choc i w C mozna robic wstawki asemblerowe wiec jest podobienstwo) Roznica jest taka ze C PASCAL ASM itd to jezyki prograowania...
Właśnie o to chodzi - układów jest zatrzęsienie więc który kupić do testów, programator na LPT - oki ale jaki (+ soft który go obsłuży) a co chcę dokładnie zrobić - nie wiem - po prostu nigdy ich nie używałem i nie wiem co można a czego się nie opłaca :) Hmm, zacznij od postaw, napisz coś w jakimś...
No tak jestem calkiem zielony. Nie mam pojecia w jaki sposob przejsc z plikow w VHDL lub Verilog. Moze masz jakis prosty projekt, na ktorym moglbym sie tego nauczyc.
Kamyki , zastanow sie chwilke :) , jesli Tobie sie nie chce napisac tego programu, to niby dlaczego, ma sie chciec komus innemu, kto moze za niego dostac co najwyzej 3 punkty - nie liczac Twojej dozgonnej wdziecznosci ? Osobiscie nie znam tego systemu na ktory piszesz, wiec nie napisze takiego programu,...
Czesc, Bis: W sumie jesli asembler jest "jezykiem opisu sprzetu" to ja mam taka malutka prosbe w sumie. Mam Athlona w moim kompie i on jest taki troszke wolny i pomyslalem sobie, ze moze moglbys mi podeslac jakis prosty kodzik w asemblerze, ktory skrocilby mi potok w procku do czegos normalnego...
Witam FPGA (ang. Field Programmable Gate Array) to rodzaj programowalnego układu logicznego. Dla projektanta ma funkcjonalność taką samą jak układ typu ASIC, jednak może być wielokrotnie przeprogramowany po tym jak został już wytworzony, zakupiony i zamontowany w urządzeniu docelowym. Największymi...
właściwie to mam nadal problem. O ile posługiwanie sie programem pBlazeIDE jest już mi jasne to kody wynikowe (w vhdl) nie chce przyjmować WebPackISE 9.1. Po dodaniu pliku wynikowego do projektu w ISE, chcę z tego pliku stworzyć symbol dla schematu tzn daje "Create Schematic Symbol" i wyskakuję błąd: ...
w quartusie da sie bez problemow, bo jego coregen generuje zwykly kod vhdl lub verilog; hmm... to moze zainstalowac quartusa i przerzucic kod vhdla :) byc moze w ise tez sie da, o ile pamietam coregen produkuje jakis plik z nazwa makra i parametrami, moze tam da sie zmienic liczbe...
Wstępne oszacowanie jest jak najbardziej możliwe. Dużo zależy od tego jaką metodę syntezy logicznej będziesz wykorzystywał. Jeżeli w MAX+PLUS-ie będziesz tylko graficznie projektował układ to na pewno będziesz wiedział ile elementów będziesz potrzebował. Noty katalogowe elementów określają ile jest...
Dobrzy ludzie pomóżcie, potrzebuje do projektu w Xilinxie wstawić układ obliczający 16 bitowy kod CRC-CCITT (równanie x^16 + x^12 + x^5 + 1) dla danej ramki. W tym temacie jestem totalnym lajkonikiem, ale może ktoś mnie poprawi jak jakas bzdure napisze. CRC-CCITT jeszcze nie potrzebowalem, ale...
Witam, Pisząc krótko: studiuję informatykę, miałem tylko podstawy układów cyfrowych na uczelni, aczkolwiek bardzo zafascynowały mnie układy FPGA. Podoba mi się w nich to, że w niektórych zastosowaniach wielokrotnie przewyższają wydajnością standardowe procesory. Czy możecie mi polecić jakiś...
/.../ w zasadzie powtorze to, co napisalem jakis rok temu na podobne pytanie, zakladajac, ze nie czytales postow na elektrodzie zbyt daleko wstecz; zanim zaczniesz sie rozgladac za plytka do cwiczen, zainstaluj sobie ise xilinx'a badz quartus altery, [oba darmowe] software altery wydaje mi...
Witam Mam zrobiony pewien projekt na Virtex II. Generalnie jest już skończony, symulacja funkcjonalna ok. Chciałbym jeszcze zasymulować jego działanie jak się zachowa po zaimplementowaniu w strukture (gdyż będę korzystał z częstotliwości około 100 MHz). Nie wiem w jaki sposób to zrobić, czy ewentualnie...
Witam wszystkich. Firma, w której pracuje chce zorganizować kurs dotyczący wykorzystania układów programowalnych FPGA. W ramach kilkudniowego kursu odbyłoby się wprowadzenie w temat układów programowalnych, przedstawienie układów kilku firm, opis zasady działania/budowy wybranych układów, Laboratoria...
Ponieważ pracuje a raczej będę pracować przede wszystkim na układach altery. Do tego, słyszałem ze to nowocześniejszy i prostszy język. Verilog i VHDL to jednak juz całkiem wiekowe sprawy, choc maja o tyle przewagę że są "uniwersalne" :D Trochę w międzyczasie czytałem na te tematy. Sprawa wygląda...
FPGA i CPLD się nie programuje. To się konfiguruje. To tylko nałóg że używa się słowa "programowanie" Wyobraź sobie że masz kilkadziesiąt wiaderek z układami cyfrowymi. Bramki, przerzutniki, pamięci, dekodery itp. W każdym wiaderku po 1000 szt. I wszystko to po zaprojektowaniu układu cyfrowego...
Witam, Wszyscy główni dostawcy CPLD/FPGA (Xilinx, Altera, LatticeSemi, Actel) oferują darmowe środowiska programistyczne. Niektóre trzeba tylko zarejestrować. W przypadku FPGA raczej nie znajdziesz układu który tolerowałby 5V, w CPLD pozostała chyba tylko seria XC9500XL Xilinxa. Do twojego projektu...
Obecnie najpopularniejsze są: VHDL oraz Verilog. Osobiscie polecam Ci VHDL i środowisko do pisania i symulacji firmy Xilinx, mają darmową wersję Ise Webpack która wystarczy dla początkujących. Warto dodać iż w symulacjach Post Fit lub Post map(rout) uwzględniane są czasy propagacji dla danych modelów...
A jeżeli twój wykładowca twierdzi , że graficzne generatory tesbenchów to zabawki , to śmiem twierdzić , iż jego wiedza praktyczna w układach FPGA kończy się na Evaluation-Kit'ach. Na podstawie tego: No i nagle wynikła potrzeba zrobienia czegoś bardziej pogmatwanego - Embeded System. To śmiem...
Dobrze myslisz ale zrób tak wtedy będziesz miał poprzednią wartość x, y jak i bieżącą x' = ay + bx y' = ax + by [syntax=vhdl]variable x_vec : integer := 2; variable y_vec : integer := 1; variable x_vec_tmp : integer; variable y_vec_tmp : integer; variable y' : integer; variable x' : integer;[/syntax] tu...
Z oszacowaniem nie ma problemu. Napisz projekt a potem dobierasz sobie układ. Tak się zawsze robi. I nie zastanawiaj się nad tym czy CPLD czy FPGA. Najpierw opisz strukturę tego co potrzebujesz w językach z grupy HDL(VHDL czy verilog) podaj syntezie w jakim środowisku Quartus (altera)czy ISE (xilinx)...
Żeby jeszcze bardziej uściślić, z 50 MHz mam w projekcie dwa preskalery na 5 kHz i 2 Hz: [syntax=verilog] localparam [18:0] clk_divider_5kHz = 19'd10000; localparam [25:0] clk_divider_2Hz = 26'd25000000; reg [18:0] clk_counter_5kHz = 19'd0; reg [25:0] clk_counter_2Hz = 26'd0; always (at)(posedge...
Witam Mam nadzieje ze dobrym dziale umieszczam ten temat ;) ... i z góry chciałbym zaznaczyć że jestem początkujący jeśli chodzi o projekty w języku Verilog i implementacji w układach FPGA. Posiadam płytkę testową Digilent Nexys3 na układzie Spartan6, Altium USB Jtag, oprogramowanie ISE 14.2 oraz...
Ok spróbuje w ten sposób. Ogólnie nie chciałem wrzucać bezpośrednio instacji tych komponentów Nie ma takiej potrzeby. Podejrzewam, ze wartość ACC jest używana natychmiast po przypisaniu przez mnożarkę, wiec syntezer nie może wstawić rejestrów pomiędzy bloki 18x18 i 'spajplajnować' przetwarzania....
Autor przygotował już kilka artykułów dotyczących sposobów sterowania wyświetlaczem LCD 16x2 ze sterownikiem HD44780, jednakże do tej pory nie miał okazji zająć się sposobem łączenia z programowalnymi układami logicznymi (CPLD czy FPGA) i implementowania obsługi wyświetlacza w języku Verilog czy...
Podobnie zachowywal sie taki kod: tez chcialbym zrozumiec ... oba przyklady powyzej sa funkcjonalnie identyczne , verilog jako default przyjmuje, ze sygnaly sa wire, jesli nie zadeklarujesz inaczej: "`default_nettype none"; dla samej nauki veriloga te 'wpadki' nie maja wiekszego znaczenia, zachowanie...
Witam Koleżanki i Kolegów! Jak zwykle projekty, które prezentuję tak i ten w stylu pająka - bo projekt prototypowy. Na zdjęciu od lewej: Zestaw LCMXO2-7000HE-B-EVN wykorzystywany jako programator, płytka prototypowa z układem MachXO2-256 na przejściówce DIP, płytka EvB5.1 firmy And-Tech...
Do słowa symulacja zniechęciła mnie uczelnia...nie widząc rzeczywistego urządzenia. jak chcesz, patrzac w rzeczywiste urzadzenie nie widzisz nic ciekawszego niz migajaca Nie wiem co jest grane przy kompilacji pojawia mi się błąd, że outputs are stuck - niektóre pod Vcc a jeden pod GND nie wiedzieć...
Witam, próbuję stworzyć testbench do licznika, lecz nie wiem czemu otrzymuję złe wyniki. Może to być albo błąd programu: [syntax=verilog] module licznik_do_3 (WE_licz, WY_licz); input WE_licz; output WY_licz; reg WY_licz; reg [1:0] Q = 2'b00; always (at) (negedge WE_licz) if (!WE_licz) begin Q...
Dla ułatwienia napiszę kawałek kodu: [syntax=vhdl]entity main is Port ( clk : in STD_LOGIC; rst : in STD_LOGIC; signal_out : out STD_LOGIC; signal_in : in STD_LOGIC); end main; architecture Behavioral of main is signal licznik: std_logic_vector(7 downto...
Witam Reprezentuję firmę ITalents, zajmującą się doradztwem personalnym i leasingiem pracowniczym. Mój klient to firma o ugruntowanej pozycji na rynku, specjalizuje się w zagadnieniach związanych z cyfrową łącznością radiową i przewodową, jak również zagadnieniami z zakresu rozpoznania radioelektronicznego,...
Odniosę się do 3 kwestii: 1. To że Quatrus ma Schematic i Pin Planner nie oznacza, że musisz z tego korzystać - tak samo jak Windows oferował swego czasu Internet Explorera nie oznaczało to, że mając Windowsa musisz z tego korzystać. Normalnie takie rzeczy pisze się w VDHL lub Verilog (zamiast Schematic'a)...
W RWPG istniał ścisły podział na branże i zakres produkcji - polska elektronika miała produkować dość ograniczony asortyment przyrządów półprzewodnikowych stąd ta mizeria w katalogu CEMI i innych firm - jedynym krajem który w RWPG produkował wszystko było ZSRR - to był chyba pierwszy kraj który produkował...
(at)ghost666 Z mojego podwórka to wygląda trochę inaczej. Nikt nie pyta o rodzinę mikrokontrolerów czy procesorów, ponieważ praktycznie wszystko robi się albo w LabView, albo w FPGA. Jeżeli masz certyfikat TI dla LabView, to masz pracę. Jeżeli potrafisz projektować strukturę układu do potrzeb i pisać...
nieprawda Oczywiście, znani aktorzy przecież głos za półdarmo podkładają... Znanych aktorów to można za kilkadziesiąt złotych w teatrze oglądać. Polecam przejrzeć repertuar warszawskich teatrów. Za takie podkładanie samego głosu milionów nie dostają. Raz że to nie Hollywood, dwa że to nic trudnego...
Pasja i dobra atmosfera pracy :) Stanowisko: INŻYNIER ELEKTRONIK (FPGA) Do zadań osoby zatrudnionej na tym stanowisku będzie należało: projektowanie urządzeń elektronicznych w oparciu o układy FPGA na potrzeby przemysłu kosmicznego; projektowanie urządzeń elektronicznych przy pomocy języków...
Tak, dobrze. Polecam jednak czytać błędy, zwykle są tam pomocne informacje :wink: Error: (vsim-3033) E:/workspace_ALTERA/LDPC/main/U2_ZM_... Instantiation of 'lpm_mux' failed. The design unit was not found. To oznacza że nie może znaleźć modułu "lpm_mux". To...
Widać doświadczenie w Waszych wypowiedziach, podoba mi się praktyczne podejście do tematu. Wybranie tego co pasuje do projektu oraz zespołu to dobra metoda. Być może takie dyskusje jak w tym temacie są niewyczerpalne, ale gdy uczesticzę w takiej rozmowie to jest to okazja do poznania nowych narzedzi...
