quartus altera

Altera DE2 Cyclone II - Zegar na wyświetlacz siedmiosegmentowy, Quartus II

mam nadzieje, ze wiesz jakiej czestotliwosci zegar jest na plytce, i w jakim jezyku masz to napisac; A. -deklarujesz odpowiednio duzy rejestr i dzielisz wejsciowy zegar tak, by dzielnik dawal impuls co sekunde; - zliczasz sekundowe impulsy licznikiem modulo 60, przejscie miedzy 59 a 0 to impuls minutowy - zliczasz impulsy minutowe licznikiem modulo...

jednoczesny odczyt i zapis do/z kolejki fifo w vhdl

przeczytam dzis wieczorem w domu opis tego modulu DCM u xilinxa, a nuz plote bzdury ... przeczytalem, nie znalazlem wyjasnienia wprost, ale wydaje sie, ze mam racje, ze ise oblicza potrzebne opoznienie w ns na podstawie okresu zegara wejsciowego, podobnie jak quartus altery; altera tez, nawiasem mowiac, nie podaje tej informacji otwartym tekstem, trzeba...

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

Wybór płyty rozwojowej FPGA: Basys3 Artix-7, Terasic DE0 Cyclone III, DE0-Nano Cyclone IV

Witaj, Ja osobiście posiadam DE0 z Alterą Cyclone III. Jestem bardzo zadowolony z tego zestawu. Dużo oferuje za w miarę przystępne pieniądze. Polecam sprawdzić popularne portale aukcyjne na których często można znaleźć "perełki". Udało mi się w ten sposób kupić jeden z zestawów Xilinxa za bagatela 400 lub 500 zł (nie pamiętam dokładnie). Facet usiłował...

Język programowania do nauki DSP i FPGA – VHDL czy inny? Polecana literatura

Również jeśli chodzi o FPGA to polecam VHDL'a.. Dosyć dobrą książką na start z VHDL'em jest "Język VHDL w praktyce" Józefa Kalisza. Natomiast alternatywnym do Xilinx'a środowiskiem do pisania i symulacji FPGA jest Altera ze swoim darmowym Quartus II Web Edition.

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

ten fragment jest wycięty ze sterownika UART'u o prędkości 9600kbps (stąd akurat zegar 9600Hz), który zrobiłem, poza tym tej metody używałem we wszystkich programach, w których potrzebowałem zegara o stałej częstotliwości, w Xilinx ISE (o ile się nie mylę odpowiednik Quartus II) nie można uzyskać z VHDL schematu elektrycznego, ale można wygenerować...

FPGA Altium Designer 09 - Błąd NgdBuild:604 przy wgrywaniu komponentu

Proponowałbym zacząć od pokazaniu kodu bo po samej nomenklaturze kodu ciężko coś stwierdzić... Ja miałem błąd ale przy innej sytuacji... Wrzuciłem ten błąd w google i: http://www.google.pl/search?q=ERROR%3ANg... Szczerze dalej mi mało mówi prócz braku wsparcia dla bloku "prosty...

Czy XUP USB-JTAG Progr. Cable jest potrzebny do FPGA Spartan 3?

Może jak się zmienią czasy w europie i będzie to opłacalny interes to wejdę głębiej w układy PLD, jak na razie chcę tylko je poznać. Jest to bardzo opłacalny interes już od kilku dobrych lat, od telekomunikacji po telewizje cyfrową. To że nie widać tego w małych firmach, to nie oznacza że FPGA nie są stosowane w Europie czy w Polsce na globalną skalę,...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

/.../przestrzegał przed takowym postępowaniem/.../ sa sytuacje, kiedy jest to calkiem bezpieczne, czasami trzeba troche uwazac, a czasem unikac - temat na dluzsza dyskusje, ktora moze zakonczmy teraz w tym watku, bo pewnie malo kogo to w tej chwili obchodzi :); W jaki sposób mogę sprawdzić poprawność działania tej części w Signal Tap? SigTap jest tak...

Porównanie środowisk Quartus II i MAX+plus II firmy ALTERA

Czy zna ktoś środowisko Quartus II firmy ALTERA - chciałbym porównać je z MAX+plus II tej samej firmy pozdrawiam Arek

Licznik modulo 53 na układzie 7493 w Altera Quartus - jak przedłużyć czas trwania liczby 52?

Witam serdecznie. Mam do zrobienia na zajęcia licznik modulo 53 za pomocą układów scalonych 7493 w programie Altera Quartus. Mój licznik działa, liczy od 0 do 52, tylko mam jeden problem z którym nie mogę sobie poradzić. Licznik za szybko przechodzi z liczby 52 na 0. od 0-51 liczy w takim samym, dobrym tempie, lecz liczba 52 pokazuje się zaledwie na...

Różnice między Quartus a MAX+PLUS II dla syntezy VHDL układów Altera

Witam! Chciałbym zainteresować się środowiskami projektowymi firmy Altera. Nie wiem na czym polega różnica między tymi dwoma w temacie wiadomości. Ja chciałbym się na razie zająć teoretyczną syntezą (VHDL) układów programowalnych, możliwie najnowszych firmy ALTERA. Pozdrawiam BWOJ

Quartus II 7.0 i układ ALTERA MAX 7xxxx - jak stworzyć generator 20-25 kHz?

Odpowiedź znajduje się w innym (nowszym) wątku: http://www.elektroda.pl/rtvforum/topic77...

Emulator lub symulator Altera Cyclone IV kompatybilny z Quartus II – jak testować projekty?

Witam, Od razu zaznaczę że to moja pierwsza styczność z elektroniką. Mam na zajęciach taki przedmiot na którym obsługujemy Quartusa II i "programujemy" Altera Cyclone IV [ http://www.cl.cam.ac.uk/~fr272/images/im... ] za pomocą bloczków. Chciałbym się trochę zagłębić w temat i tu moje pytanie czy jest jakiś emulator Cyclone IV ? No bo co...

Altera 10M08SAE144C8G – Quartus nie wykrywa, błąd 210009, jak dodać obsługę?

Witam, Mam problem z zaprogramowaniem mikrokontrolera Altera 10M08SAE144C8G Zbudowałem na nim kartridge z tego projektu: https://github.com/robinhedwards/Ultimat... Wiem że nalezy użyć programu Quartus (jest to nawet opisane na Githubie strony autora) oraz USB Blastera. Nie mam doświadczenia w pracy z Quartusem a wydaje mi się że program ten nie obsługuje...

Programowanie układu Altera EPM7064S przez JTAG na Windows XP - jakie oprogramowanie?

(...) trzebuję porady jak to zaprogramować. Mogę zrobić sobie prosty układ ByteBlaster na LPT. Mam komputer z LPT i Windowsem XP. Zamówiłem też USB Blaster ale dojdzie mi w przyszłym tygodniu. Plik pof mam do tego układu. Jakie oprogramowanie jest potrzebne do zaprogramowania EPM7064S? I skąd je ściągnąć? Cześć! Super, że chcesz się nauczyć programować...

Kompedium wiedzy na temat CPLD/FPGA

Witam!!! Na wstępie proszę abyście nic nie dopisywali żadnych odpowiedzi do tego tematu. Jak chcesz coś dodać od siebie to proszę o informacje na priva. Dokleję i poinformuje co kto dodał o ile ta informacja będzie coś wnosiła do tego kompendium. Chce wprowadzić taki zabieg aby czytelnicy nie wertowali tego posta co kto dodał. To ma ktoś otworzyć i...

Tworzenie bloków funkcjonalnych dla Atmel ATF1502AS - oprogramowanie i interfejs JTAG

Witam, jakim oprogramowaniem można stworzyć bloki funkcjonalne dla tego i podobnych jemu układów (ATF1502AS). Najlepiej gdyby można było tworzyć je w formie graficzne coś jak quartus dla Altera lub VHDL. Programowanie tych scalaków odbywa się po JTAG?

KrzysioCart Micro SD - rewolucja dla fanów konsoli Pegasus/Famicom.

Xilinx -> Xilinx ISE 12.4 Altera -> Quartus (zaleznie od układu 9.0 lub 13.0sp1) Altera ma taką politykę, że pewne starsze układy przestają być obsługiwane w nowszych wersjach środowiska, i tak np. układ Acex jest wspierany do wersji 9.0, a Max II (którego tu użyłem) do 13.0. Co ciekawe, od pewnego czasu wersje Quartusa wydawane są już tylko na systemy...

Dostępność pakietu MAX+plus II i programowanie układów ALTERA EPM7064LC bez literki 'S'

Mam pytanie do fachowców z dziedziny układów ALTERA. Lata temu był dostępny pakiet MAX+plus II - czy byłaby szansa skądś go jeszcze ściągnąć? Problem polega na tym, że chciałbym spróbować dostać się do starszej serii układów - EPM7064LC (bez literki "S"). Jakim interfejsem były one programowane? Pakiet Quartus posiadam zainstalowany (13.0), ale on...

Uruchomienie multi frequency sinewave generator w Altium Designer 6 - jak?

mam jeszcze pytanie... podlaczylem platforme z ukladem cyclone 1 wybralem ten uklad w altiumie i w "Devices" pisze mi "No supported version of altera quartus 2" probowalem zainstalowac i wersje 6 i wersje 7 tyle ze web edition chyba ze jakiejs pełnej wymaga. Tylko zastanawia mnie po co w ogole tutaj quartus jest potrzebny? A uruchomic chce gotowy projekt...

[Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

Do słowa symulacja zniechęciła mnie uczelnia...nie widząc rzeczywistego urządzenia. jak chcesz, patrzac w rzeczywiste urzadzenie nie widzisz nic ciekawszego niz migajaca Nie wiem co jest grane przy kompilacji pojawia mi się błąd, że outputs are stuck - niektóre pod Vcc a jeden pod GND nie wiedzieć czemu w koncowym raporcie [tej kartce na glownym oknie...

FPGA – jak zaimplementować własny core z OpenCores i połączyć z innymi blokami?

Witam Na poczatek proponuję e-book'a VHDL Cookbook: [url=http://tams-www.informatik.uni-hamb... Jest tam dosyć dobrze opisana implementacja procesora 32 bitowego ( od podszewki ). A jeżeli koledze nie zależy na implementacji wszystkiego od podstaw to polecam PSOC Designer, zawarty w Quartus firmy Altera. Jest...

Wybór układu FPGA dla początkującego elektronika.

Witam serdecznie. Jestem studentem II roku EiT, ostatnio zacząłem na laboratoriach z Techniki Cyfrowej przygodę z programowaniem płytki DE1 Altera w programie Quartus II i chciałbym pogłębiać swoją wiedzę również poza zajęciami. Rozglądając się po Ebay'u natknąłem się na taką płytkę: FPGA Cyclone Altera FPGA EP1C3T144 Development Learning Board Szukam...

Konwersja pliku .POF na .SVF dla CPLD Altera EPM3064ATC100

Witam. Potrzebuję zaprogramować (skonfigurować) układ Altera EPM3064ATC100 Ogólnie jestem elektronikiem jednak moja wiedza na temat układów PLD/FPGA itp. jest mierna. Nie miałem wcześniej z nimi do czynienia i myślałem, że mnie to ominie jednak dopadło mnie to i mam problem. Próbowałem zaprogramować ten układ za pomocą programatora Wellon VP998 z adapterem...

Jak wygenerować kod VHDL z języka wyższego poziomu dla Spartan II?

Quartus jest w dwóch wersjach nie bede opisywał różnic bo można to po prostu przeczytać zaglądając tu http://www.altera.com/literature/po/ss_q... . I nic tam nie widzę na temat ograniczeń ilości liczby elementów. Może małą kość wybrałeś i dlatego taki wniosek. Wątpię aby Altera zrobiła taki krok bo jako jeden z czołowych producentów układów...

Szukam opisu wyprowadzeń 100-pin ALTERA CPLD EPM3064ati100-10n do ZL32PRG

Dziękuję. Jeszcze pytanie. Podpięcie: TMS-15 TCK-62 TDI-4 TDO-73 VCC- 34 GND- 95 Czy tak?. Na zdjęciu w quartus mam tylko TDI i TDO. https://www.intel.com/content/dam/www/pr...

Altera EPM7032 - błędy przy przypisywaniu pinów w kompilacji Verilog

Witam ,Dyskusja w temacie Alery i dlatego sie wtrącam. Po pierwsze –jestem zielony w Alterach . A problem jest następujący. Mam płytę z działającym skonfigurowanym układem Altery EP1C6, gniazdem ITAG i programator ByteBlaster MV. Jak odczytać zainstalowaną konfiguracje w tym układzie posługując się Quartus’em II ? Czy muszę dysponować plikiem...

Optymalizacja magistrali danych w VHDL dla FPGA - jak zredukować zasoby?

Układ Altera FLEX10k środowisko Quartus II. No właśnie wywiedziałem się z dokumentacji WISHBONE że mam 3 możliwości: bufory 3 stanowwe multiplexery i bramki and-or. Multiplexery mniej więcej czaję ale nie wiem jak sie je robi wg sztuki. Ogólnie to one same się robią. Bramki dam rade. jak robie bufory 3 stanowe to są warningi że robi z nich bramki. Więc...

Jak uzyskać zegar 3Hz z 50MHz z wypełnieniem 90% w Verilog?

Takie pytanie jeszcze w tym miejscu: Mam płytkę Altera CycloneII EP2C5T144 FPGA Mini Development Board. Jak wgrać program przez Quartus Programmer na konfigurator tej płytki? Gdy otwieram programmer'a i naciskam start program owszem ładuje się, ale po odłączeniu zasilania wraca do programu startowego.

FPGA na początek, kilka pytań od "zielonego"

ciekawe, quartus wygenerowal skrypt (testfsm_run_msim_gate_verilog.do) ktory powoduje blad w alterowej wersji modelsim (modelsim_ase); Mysle ze powinny byc gdzies na dysku biblioteki do starszej rodziny (wetdy mozna recznie dodac biblioteke) a jak nie to zawsze mozna sciagnac Modelsim Altera Edition dedykowane do starszej wersji (np. 13.1). Ale przede...

Altera MAXplus+II - jak zasymulować zbyt duży układ?? HELP!

W takim razie zdecydowanie lepszy będzie Quartus II. Ma doskonalszy kompilator, a więc te same projekty zajmują mniej zasobów logicznych, jak również dostępnych jest więcej bibliotek nowych i większych układów. Pozdrawiam.

Symulacja czasowa i odczyt maksymalnej częstotliwości w Quartus II

Od wersji 11.0 nie ma wbudowanego symulatora, trzeba dograć dodatkowe oprogramowanie, np: - ModelSim-Altera (ciężki i raczej nieporęczny) - Altera U.P. Simulator (osobiście używam i chwale sobie) W starszych wersjach Quartusa był wbudowany symulator, używałem kiedyś wersji 9.0 i też bardzo sobie chwaliłem (chyba najlepiej z tego wszystkiego to działało)

Jak tworzyć i obsługiwać pliki .ucf w Max+Plus II i Quartus dla MAX II Kit?

UCF jest only for Xilinx FPGA, jak jestes fanem Xilinxa a musisz walczyc z Altera to polecam zaczac od tej noty http://www.altera.com/literature/an/an30...

ALTERA Cyclone III - Karta graficzna - nakładanie się danych do zapisu z danymi

zanim zaczniesz testy na sprzecie sprawdz swoj kod w symulacji, quartus do wersji 9.1 wlacznie ma wbudowany niezly i prosty w obsludze symulator, z kazda wersja mozna uzywac 'modelsim-altera' - darmowy symulator do sciagniecia ze strony altery; ew. dodaj do projektu signaltap - rodzaj sprzetowego debuggera; przebiegi w symulacji lub signaltap albo od...

Przenośny dwukanałowy oscyloskop cyfrowy na FPGA & ARM (max 250MSPS/kanał)

Racje Altera jest tańsza i ma za free, Lattice ma jeszcze tańsze. Zdecydowałem się używać Xilinxa, pewnie ze względu na większą popularność, więc i więcej pomocy online. Do tego Xilinxa miałem na zajęciach, więc po ściągnięciu Quartus nie byłem zadowolony, a czasu na projekt nie było za dużo :) Na zajęciach projektowaliśmy mikroprocesor, potem peryferia...

Jak napisać blok VHLD dla czujnika DS1820 na FPGA Altera DE0?

wyskakują dokładnie tak: error quartus II analysis & synthesis was unsuccessful -error peak virtual memory 213 megabytes czytałem gdzieś na jakimś angielskim forum ze ten błąd wyskakuje gdy projekt jest zbyt wielki dla układu ,pisali ze wtedy może pomóc optymalizacja ale w przypadku do ds może być problem żeby jakoś to okroić, jedynie kosztem dokladnosci

[Verilog][Modelsim] - Nie inicjalizuje zmiennych i nie propaguje sygnału

Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) http://obrazki.elektroda.pl/3648728400_1... Obszedłem problem...

Jak podłączyć diody LED do Altera DE2-70 przez expansion header?

Witam, Na zajęciach z techniki cyfrowej mam projekt dotyczący świateł drogowych. W tym projekcie używam 6 sygnalizatorów drogowych i 4*2 pieszych. W celu lepszej prezentacji (aktualnie do wyświetlania wyniku używam 7-segmentowych wyświetlaczy i nie za bardzo to widać na pierwszy rzut oka) chciałem zbudować prostą makietę przedstawiającą to skrzyżowanie....

Darmowa wersja Quartus i NIOS II – gdzie pobrać i jakie są ograniczenia?

Czesc, Efpegie ma racje, Altera jak generuje plik do programowania FPGA z Nios w wersji ewaluacyjnej to w samym pliku konfiguracyjnym jest juz pierwsze zabezpieczenie, ze dziala tylko przez godzine. Niestety tak jest. Jakby to byl software to znalazloby sie rozwiazanie ale niestety to jest hardware. Swoja droga czego sie spodziewac od vendora, ktory...

Quartus II 10 na Win XP - brak plików w projekcie i raportu kompilacji

zarowno wersja web jak i platna zachowuja sie poprawnie, nie wyobrazam sobie nawiasem mowiac, by altera wypuscila wersje z tak podstawowymi bledami; robisz jakis glupi blad, by odkryc jaki, powinienes opisac krok po kroku swoje czynnosci, moze zamiescic jakies screen-shots, bo opis jaki podales mnie nic nie mowi, a pracuje z quartusem lata; ale moze...

MAX7000 - EPM7064LC44 - Jakie środowisko i programator

Jeśli chodzi o elektronike i mikrokontrolery-średniozaawansowany, mikroprocesory-początkojący. FPGA- zajecia na uczelni trochę pobawiliśmy się cyklonami na płytkach DE1 i DE2. Przeważnie schematic troche AHDL (altery hdl) Czyli porobiliśmy trochę układów na gotowym środowisku.(problemem jest to ze nie umiem postawic srodowiska od poczatku) Interesują...

Xilinx czy Altera? Koszt softu z Embeded System Design, DSP.

Witam Chciałbym się podzielić swoimi spostrzeżeniami. Swego czasu zawodowo pracowałem na układach Xilinx-a. Obecnie zawodowo mam do czynienia z układami Altery (przy czym zawodowo już nie od strony programowania), a "hobbystycznie" dłubię Alterę. W kwestii zasobów i funkcjonalności Xilinx i Altera jest podobna (chociaż ostatnich Spartanów 6 nie znam...

Nieprawidłowe czasy stanów w maszynie stanów AHDL w Quartus II Altery

Czesc, Nie mam zielonego pojecia o AHDL i nie znajac jak dobry jest symulator tego jezyka ani co w zasadzie z niego bedzie w FPGA to strzelam :) A probowales zamienic if ... end if; na if .. else ostatnie przypisanie end if? Cos sie zmienilo? A tak apropo Altera dalej ma support dla tego jezyka i dalej go rozwijaja i poprawiaja symulacje i synteze czy...

Darmowe środowiska i symulatory VHDL dla FPGA - co polecacie?

Tak, płytka Terasic DE0-Nano jest bardzo dobra na początek. Można kupić dość tanio w Kamami. Cyclone IV na pokładzie daje sporo możliwości, zarówno przy projektowaniu "zwykłej logiki" chociażby w VHDL/Verilogu jak też daje możliwość pobawić się trochę w uruchomienie całego systemu mikroprocesorowego, gdzie mógłbyś połączyć programowanie w C z projektowaniem...

Szybkie projektowanie PCB przy minimalnym nakładzie pracy - PULSONIXSponsorowany

https://obrazki.elektroda.pl/9764138600_... W ofercie firmy Evatronix SA, posiadającej wieloletnie doświadczenie w sprzedaży profesjonalnych narzędzi inżynierskich dla elektroników i mechaników, pojawiło się oprogramowanie do projektowania obwodów drukowanych PULSONIX firmy West Dev Ltd. Jest to intuicyjne oprogramowanie oferujące...

[VHDL] Sterowanie przetwornikiem A/C AD7864 poprzez układ FPGA firmy Altera.

Witam, Mam problem ze skonfigurowaniem sterowania przetwornika A/C AD 7864. Bardzo bym prosił o pomoc i wskazanie błędów. Będę bardzo wdzięczny. Poniżej załączam kod programu. [syntax=vhdl]-- WARNING: Do NOT edit the input and output ports in this file in a text -- editor if you plan to continue editing the block that represents it in -- the Block Editor!...

Nie mogę zainstalować Altera Max Plus Baseline na Win. Vista

system jest z płytki dołączonej do laptopa, czyli razem ze sterownikami itp itd. Zainstalowałem środowisko Quartus II czyli rozszerzoną wesję Max Plus Baseline i wszystko gra. Jednak najlepiej byłoby gdyby podstawowa wersja działała. system instalowany był może max. miesiąc temu także trudno powiedzieć w czym leży problem Dodano po 43 Dobra, problem...

Sterowanie liniami we/wy (przełączanie wejść na różne wyjścia)

Wyjście odwzorowaniem wejścia. To ma działać jak zwykłe zworki, tylko sterowane elektronicznie (żeby nie trzeba było ręcznie przerzucać magistrali). Jeżeli chodzi o wprowadzoną dodatkową oporność, to myślę że nawet do 100omów/linia będzie ok. Przełączenie będzie na polecenie programu - sam czas przełączenia nie gra roli (mogą być nawet dziesiątki milisekund)....

Wybór FPGA Altera Cyclone i zestawu ZL11PLD dla początkującego - opinie?

> Wolałbym też mieć przed sobą jakiś prosty moduł i zacząć obserwować > rezultaty programowania w praktyce a nie analizować symulację. > Dla mnie jest to bardziej motywujące i popychające do przodu. wolna wola rzecz jasna i gust nie podlegajacy dyskusji :) ale moze sie okazac, ze dioda i owszem zapalila sie, ale z zupelnie innego powodu niz myslisz...

Błąd operatora + w VHDL przy skanowaniu matrycy klawiszowej

Witam, Mam do wykonania projekt - układ skanujący matrycę klawiszową. Jak do tej pory udało mi się wyskrobać kod programu umieszczonego poniżej. Niestety kompilator wskazuje błąd : Error (10327): VHDL error at ADR.vhd(64): can't determine definition of operator ""+"" -- found 0 possible definitions Nie wiem...