altera quartus

Altera DE2 Cyclone II - Zegar na wyświetlacz siedmiosegmentowy, Quartus II

mam nadzieje, ze wiesz jakiej czestotliwosci zegar jest na plytce, i w jakim jezyku masz to napisac; A. -deklarujesz odpowiednio duzy rejestr i dzielisz wejsciowy zegar tak, by dzielnik dawal impuls co sekunde; - zliczasz sekundowe impulsy licznikiem modulo 60, przejscie miedzy 59 a 0 to impuls minutowy - zliczasz impulsy minutowe licznikiem modulo...

jednoczesny odczyt i zapis do/z kolejki fifo w vhdl

przeczytam dzis wieczorem w domu opis tego modulu DCM u xilinxa, a nuz plote bzdury ... przeczytalem, nie znalazlem wyjasnienia wprost, ale wydaje sie, ze mam racje, ze ise oblicza potrzebne opoznienie w ns na podstawie okresu zegara wejsciowego, podobnie jak quartus altery; altera tez, nawiasem mowiac, nie podaje tej informacji otwartym tekstem, trzeba...

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

Język programowania do nauki DSP i FPGA – VHDL czy inny? Polecana literatura

Również jeśli chodzi o FPGA to polecam VHDL'a.. Dosyć dobrą książką na start z VHDL'em jest "Język VHDL w praktyce" Józefa Kalisza. Natomiast alternatywnym do Xilinx'a środowiskiem do pisania i symulacji FPGA jest Altera ze swoim darmowym Quartus II Web Edition.

Wybór płyty rozwojowej FPGA: Basys3 Artix-7, Terasic DE0 Cyclone III, DE0-Nano Cyclone IV

Witaj, Ja osobiście posiadam DE0 z Alterą Cyclone III. Jestem bardzo zadowolony z tego zestawu. Dużo oferuje za w miarę przystępne pieniądze. Polecam sprawdzić popularne portale aukcyjne na których często można znaleźć "perełki". Udało mi się w ten sposób kupić jeden z zestawów Xilinxa za bagatela 400 lub 500 zł (nie pamiętam dokładnie). Facet usiłował...

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

ten fragment jest wycięty ze sterownika UART'u o prędkości 9600kbps (stąd akurat zegar 9600Hz), który zrobiłem, poza tym tej metody używałem we wszystkich programach, w których potrzebowałem zegara o stałej częstotliwości, w Xilinx ISE (o ile się nie mylę odpowiednik Quartus II) nie można uzyskać z VHDL schematu elektrycznego, ale można wygenerować...

Licznik modulo 53 na układzie 7493 w Altera Quartus - jak przedłużyć czas trwania liczby 52?

Witam serdecznie. Mam do zrobienia na zajęcia licznik modulo 53 za pomocą układów scalonych 7493 w programie Altera Quartus. Mój licznik działa, liczy od 0 do 52, tylko mam jeden problem z którym nie mogę sobie poradzić. Licznik za szybko przechodzi z liczby 52 na 0. od 0-51 liczy w takim samym, dobrym tempie, lecz liczba 52 pokazuje się zaledwie na...

FPGA Altium Designer 09 - Błąd NgdBuild:604 przy wgrywaniu komponentu

Proponowałbym zacząć od pokazaniu kodu bo po samej nomenklaturze kodu ciężko coś stwierdzić... Ja miałem błąd ale przy innej sytuacji... Wrzuciłem ten błąd w google i: http://www.google.pl/search?q=ERROR%3ANg... Szczerze dalej mi mało mówi prócz braku wsparcia dla bloku "prosty...

Czy XUP USB-JTAG Progr. Cable jest potrzebny do FPGA Spartan 3?

Może jak się zmienią czasy w europie i będzie to opłacalny interes to wejdę głębiej w układy PLD, jak na razie chcę tylko je poznać. Jest to bardzo opłacalny interes już od kilku dobrych lat, od telekomunikacji po telewizje cyfrową. To że nie widać tego w małych firmach, to nie oznacza że FPGA nie są stosowane w Europie czy w Polsce na globalną skalę,...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

/.../przestrzegał przed takowym postępowaniem/.../ sa sytuacje, kiedy jest to calkiem bezpieczne, czasami trzeba troche uwazac, a czasem unikac - temat na dluzsza dyskusje, ktora moze zakonczmy teraz w tym watku, bo pewnie malo kogo to w tej chwili obchodzi :); W jaki sposób mogę sprawdzić poprawność działania tej części w Signal Tap? SigTap jest tak...

Porównanie środowisk Quartus II i MAX+plus II firmy ALTERA

MAX to antyk, można nim tworzyć konfiguracje tylko dla starych układów więc od razu możesz sobie go darowć, ale jesli chcesz tylko sobie posymulować to może być, choć Quartus ma wspaniały symulator i tylko do symulacji to ja również wybrał bym Quartusa.

Różnice między Quartus a MAX+PLUS II dla syntezy VHDL układów Altera

Witam! Chciałbym zainteresować się środowiskami projektowymi firmy Altera. Nie wiem na czym polega różnica między tymi dwoma w temacie wiadomości. Ja chciałbym się na razie zająć teoretyczną syntezą (VHDL) układów programowalnych, możliwie najnowszych firmy ALTERA. Pozdrawiam BWOJ

Emulator lub symulator Altera Cyclone IV kompatybilny z Quartus II – jak testować projekty?

Witam, Od razu zaznaczę że to moja pierwsza styczność z elektroniką. Mam na zajęciach taki przedmiot na którym obsługujemy Quartusa II i "programujemy" Altera Cyclone IV [ http://www.cl.cam.ac.uk/~fr272/images/im... ] za pomocą bloczków. Chciałbym się trochę zagłębić w temat i tu moje pytanie czy jest jakiś emulator Cyclone IV ? No bo co...

Quartus II 7.0 i układ ALTERA MAX 7xxxx - jak stworzyć generator 20-25 kHz?

Odpowiedź znajduje się w innym (nowszym) wątku: http://www.elektroda.pl/rtvforum/topic77...

Altera 10M08SAE144C8G – Quartus nie wykrywa, błąd 210009, jak dodać obsługę?

Witam, Mam problem z zaprogramowaniem mikrokontrolera Altera 10M08SAE144C8G Zbudowałem na nim kartridge z tego projektu: https://github.com/robinhedwards/Ultimat... Wiem że nalezy użyć programu Quartus (jest to nawet opisane na Githubie strony autora) oraz USB Blastera. Nie mam doświadczenia w pracy z Quartusem a wydaje mi się że program ten nie obsługuje...

KrzysioCart Micro SD - rewolucja dla fanów konsoli Pegasus/Famicom.

Xilinx -> Xilinx ISE 12.4 Altera -> Quartus (zaleznie od układu 9.0 lub 13.0sp1) Altera ma taką politykę, że pewne starsze układy przestają być obsługiwane w nowszych wersjach środowiska, i tak np. układ Acex jest wspierany do wersji 9.0, a Max II (którego tu użyłem) do 13.0. Co ciekawe, od pewnego czasu wersje Quartusa wydawane są już tylko na systemy...

Programowanie układu Altera EPM7064S przez JTAG na Windows XP - jakie oprogramowanie?

(...) trzebuję porady jak to zaprogramować. Mogę zrobić sobie prosty układ ByteBlaster na LPT. Mam komputer z LPT i Windowsem XP. Zamówiłem też USB Blaster ale dojdzie mi w przyszłym tygodniu. Plik pof mam do tego układu. Jakie oprogramowanie jest potrzebne do zaprogramowania EPM7064S? I skąd je ściągnąć? Cześć! Super, że chcesz się nauczyć programować...

Kompedium wiedzy na temat CPLD/FPGA

Witam!!! Na wstępie proszę abyście nic nie dopisywali żadnych odpowiedzi do tego tematu. Jak chcesz coś dodać od siebie to proszę o informacje na priva. Dokleję i poinformuje co kto dodał o ile ta informacja będzie coś wnosiła do tego kompendium. Chce wprowadzić taki zabieg aby czytelnicy nie wertowali tego posta co kto dodał. To ma ktoś otworzyć i...

Dostępność pakietu MAX+plus II i programowanie układów ALTERA EPM7064LC bez literki 'S'

Mam pytanie do fachowców z dziedziny układów ALTERA. Lata temu był dostępny pakiet MAX+plus II - czy byłaby szansa skądś go jeszcze ściągnąć? Problem polega na tym, że chciałbym spróbować dostać się do starszej serii układów - EPM7064LC (bez literki "S"). Jakim interfejsem były one programowane? Pakiet Quartus posiadam zainstalowany (13.0), ale on...

[Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

Do słowa symulacja zniechęciła mnie uczelnia...nie widząc rzeczywistego urządzenia. jak chcesz, patrzac w rzeczywiste urzadzenie nie widzisz nic ciekawszego niz migajaca Nie wiem co jest grane przy kompilacji pojawia mi się błąd, że outputs are stuck - niektóre pod Vcc a jeden pod GND nie wiedzieć czemu w koncowym raporcie [tej kartce na glownym oknie...

Tworzenie bloków funkcjonalnych dla Atmel ATF1502AS - oprogramowanie i interfejs JTAG

Witam, jakim oprogramowaniem można stworzyć bloki funkcjonalne dla tego i podobnych jemu układów (ATF1502AS). Najlepiej gdyby można było tworzyć je w formie graficzne coś jak quartus dla Altera lub VHDL. Programowanie tych scalaków odbywa się po JTAG?

Uruchomienie multi frequency sinewave generator w Altium Designer 6 - jak?

mam jeszcze pytanie... podlaczylem platforme z ukladem cyclone 1 wybralem ten uklad w altiumie i w "Devices" pisze mi "No supported version of altera quartus 2" probowalem zainstalowac i wersje 6 i wersje 7 tyle ze web edition chyba ze jakiejs pełnej wymaga. Tylko zastanawia mnie po co w ogole tutaj quartus jest potrzebny? A uruchomic chce gotowy projekt...

Wybór układu FPGA dla początkującego elektronika.

Witam serdecznie. Jestem studentem II roku EiT, ostatnio zacząłem na laboratoriach z Techniki Cyfrowej przygodę z programowaniem płytki DE1 Altera w programie Quartus II i chciałbym pogłębiać swoją wiedzę również poza zajęciami. Rozglądając się po Ebay'u natknąłem się na taką płytkę: FPGA Cyclone Altera FPGA EP1C3T144 Development Learning Board Szukam...

Zestaw FPGA do nauki z obsługą 5V i współpracą z Atmega – co wybrać?

Dla początkujących dobre jest środowisko Intel-Altera Quartus bowiem wspiera wszystkie kroki niezbędne przy programowaniu FPGA włączając bardzo dobry SignalTap II do podlądu sygnałów.

Optymalizacja magistrali danych w VHDL dla FPGA - jak zredukować zasoby?

Układ Altera FLEX10k środowisko Quartus II. No właśnie wywiedziałem się z dokumentacji WISHBONE że mam 3 możliwości: bufory 3 stanowwe multiplexery i bramki and-or. Multiplexery mniej więcej czaję ale nie wiem jak sie je robi wg sztuki. Ogólnie to one same się robią. Bramki dam rade. jak robie bufory 3 stanowe to są warningi że robi z nich bramki. Więc...

Jak wygenerować kod VHDL z języka wyższego poziomu dla Spartan II?

Quartus jest w dwóch wersjach nie bede opisywał różnic bo można to po prostu przeczytać zaglądając tu http://www.altera.com/literature/po/ss_q... . I nic tam nie widzę na temat ograniczeń ilości liczby elementów. Może małą kość wybrałeś i dlatego taki wniosek. Wątpię aby Altera zrobiła taki krok bo jako jeden z czołowych producentów układów...

[Verilog][Modelsim] - Nie inicjalizuje zmiennych i nie propaguje sygnału

Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) http://obrazki.elektroda.pl/3648728400_1... Obszedłem problem...

Konwersja pliku .POF na .SVF dla CPLD Altera EPM3064ATC100

Witam. Potrzebuję zaprogramować (skonfigurować) układ Altera EPM3064ATC100 Ogólnie jestem elektronikiem jednak moja wiedza na temat układów PLD/FPGA itp. jest mierna. Nie miałem wcześniej z nimi do czynienia i myślałem, że mnie to ominie jednak dopadło mnie to i mam problem. Próbowałem zaprogramować ten układ za pomocą programatora Wellon VP998 z adapterem...

Szukam opisu wyprowadzeń 100-pin ALTERA CPLD EPM3064ati100-10n do ZL32PRG

Dziękuję. Jeszcze pytanie. Podpięcie: TMS-15 TCK-62 TDI-4 TDO-73 VCC- 34 GND- 95 Czy tak?. Na zdjęciu w quartus mam tylko TDI i TDO. https://www.intel.com/content/dam/www/pr...

Altera EPM7032 - błędy przy przypisywaniu pinów w kompilacji Verilog

Witam ,Dyskusja w temacie Alery i dlatego sie wtrącam. Po pierwsze –jestem zielony w Alterach . A problem jest następujący. Mam płytę z działającym skonfigurowanym układem Altery EP1C6, gniazdem ITAG i programator ByteBlaster MV. Jak odczytać zainstalowaną konfiguracje w tym układzie posługując się Quartus’em II ? Czy muszę dysponować plikiem...

Jak uzyskać zegar 3Hz z 50MHz z wypełnieniem 90% w Verilog?

Takie pytanie jeszcze w tym miejscu: Mam płytkę Altera CycloneII EP2C5T144 FPGA Mini Development Board. Jak wgrać program przez Quartus Programmer na konfigurator tej płytki? Gdy otwieram programmer'a i naciskam start program owszem ładuje się, ale po odłączeniu zasilania wraca do programu startowego.

FPGA – jak zaimplementować własny core z OpenCores i połączyć z innymi blokami?

Witam Na poczatek proponuję e-book'a VHDL Cookbook: [url=http://tams-www.informatik.uni-hamb... Jest tam dosyć dobrze opisana implementacja procesora 32 bitowego ( od podszewki ). A jeżeli koledze nie zależy na implementacji wszystkiego od podstaw to polecam PSOC Designer, zawarty w Quartus firmy Altera. Jest...

FPGA na początek, kilka pytań od "zielonego"

ciekawe, quartus wygenerowal skrypt (testfsm_run_msim_gate_verilog.do) ktory powoduje blad w alterowej wersji modelsim (modelsim_ase); Mysle ze powinny byc gdzies na dysku biblioteki do starszej rodziny (wetdy mozna recznie dodac biblioteke) a jak nie to zawsze mozna sciagnac Modelsim Altera Edition dedykowane do starszej wersji (np. 13.1). Ale przede...

Jak tworzyć i obsługiwać pliki .ucf w Max+Plus II i Quartus dla MAX II Kit?

UCF jest only for Xilinx FPGA, jak jestes fanem Xilinxa a musisz walczyc z Altera to polecam zaczac od tej noty http://www.altera.com/literature/an/an30...

Altera MAXplus+II - jak zasymulować zbyt duży układ?? HELP!

W takim razie zdecydowanie lepszy będzie Quartus II. Ma doskonalszy kompilator, a więc te same projekty zajmują mniej zasobów logicznych, jak również dostępnych jest więcej bibliotek nowych i większych układów. Pozdrawiam.

Symulacja czasowa i odczyt maksymalnej częstotliwości w Quartus II

Od wersji 11.0 nie ma wbudowanego symulatora, trzeba dograć dodatkowe oprogramowanie, np: - ModelSim-Altera (ciężki i raczej nieporęczny) - Altera U.P. Simulator (osobiście używam i chwale sobie) W starszych wersjach Quartusa był wbudowany symulator, używałem kiedyś wersji 9.0 i też bardzo sobie chwaliłem (chyba najlepiej z tego wszystkiego to działało)

MAX7000 - EPM7064LC44 - Jakie środowisko i programator

Jeśli chodzi o elektronike i mikrokontrolery-średniozaawansowany, mikroprocesory-początkojący. FPGA- zajecia na uczelni trochę pobawiliśmy się cyklonami na płytkach DE1 i DE2. Przeważnie schematic troche AHDL (altery hdl) Czyli porobiliśmy trochę układów na gotowym środowisku.(problemem jest to ze nie umiem postawic srodowiska od poczatku) Interesują...

ALTERA Cyclone III - Karta graficzna - nakładanie się danych do zapisu z danymi

zanim zaczniesz testy na sprzecie sprawdz swoj kod w symulacji, quartus do wersji 9.1 wlacznie ma wbudowany niezly i prosty w obsludze symulator, z kazda wersja mozna uzywac 'modelsim-altera' - darmowy symulator do sciagniecia ze strony altery; ew. dodaj do projektu signaltap - rodzaj sprzetowego debuggera; przebiegi w symulacji lub signaltap albo od...

Przenośny dwukanałowy oscyloskop cyfrowy na FPGA & ARM (max 250MSPS/kanał)

Racje Altera jest tańsza i ma za free, Lattice ma jeszcze tańsze. Zdecydowałem się używać Xilinxa, pewnie ze względu na większą popularność, więc i więcej pomocy online. Do tego Xilinxa miałem na zajęciach, więc po ściągnięciu Quartus nie byłem zadowolony, a czasu na projekt nie było za dużo :) Na zajęciach projektowaliśmy mikroprocesor, potem peryferia...

Jak napisać blok VHLD dla czujnika DS1820 na FPGA Altera DE0?

wyskakują dokładnie tak: error quartus II analysis & synthesis was unsuccessful -error peak virtual memory 213 megabytes czytałem gdzieś na jakimś angielskim forum ze ten błąd wyskakuje gdy projekt jest zbyt wielki dla układu ,pisali ze wtedy może pomóc optymalizacja ale w przypadku do ds może być problem żeby jakoś to okroić, jedynie kosztem dokladnosci

Jak podłączyć diody LED do Altera DE2-70 przez expansion header?

Witam, Na zajęciach z techniki cyfrowej mam projekt dotyczący świateł drogowych. W tym projekcie używam 6 sygnalizatorów drogowych i 4*2 pieszych. W celu lepszej prezentacji (aktualnie do wyświetlania wyniku używam 7-segmentowych wyświetlaczy i nie za bardzo to widać na pierwszy rzut oka) chciałem zbudować prostą makietę przedstawiającą to skrzyżowanie....

Darmowa wersja Quartus i NIOS II – gdzie pobrać i jakie są ograniczenia?

Czesc, Efpegie ma racje, Altera jak generuje plik do programowania FPGA z Nios w wersji ewaluacyjnej to w samym pliku konfiguracyjnym jest juz pierwsze zabezpieczenie, ze dziala tylko przez godzine. Niestety tak jest. Jakby to byl software to znalazloby sie rozwiazanie ale niestety to jest hardware. Swoja droga czego sie spodziewac od vendora, ktory...

Quartus II 10 na Win XP - brak plików w projekcie i raportu kompilacji

zarowno wersja web jak i platna zachowuja sie poprawnie, nie wyobrazam sobie nawiasem mowiac, by altera wypuscila wersje z tak podstawowymi bledami; robisz jakis glupi blad, by odkryc jaki, powinienes opisac krok po kroku swoje czynnosci, moze zamiescic jakies screen-shots, bo opis jaki podales mnie nic nie mowi, a pracuje z quartusem lata; ale moze...

Szybkie projektowanie PCB przy minimalnym nakładzie pracy - PULSONIXSponsorowany

https://obrazki.elektroda.pl/9764138600_... W ofercie firmy Evatronix SA, posiadającej wieloletnie doświadczenie w sprzedaży profesjonalnych narzędzi inżynierskich dla elektroników i mechaników, pojawiło się oprogramowanie do projektowania obwodów drukowanych PULSONIX firmy West Dev Ltd. Jest to intuicyjne oprogramowanie oferujące...

Xilinx czy Altera? Koszt softu z Embeded System Design, DSP.

Witam Chciałbym się podzielić swoimi spostrzeżeniami. Swego czasu zawodowo pracowałem na układach Xilinx-a. Obecnie zawodowo mam do czynienia z układami Altery (przy czym zawodowo już nie od strony programowania), a "hobbystycznie" dłubię Alterę. W kwestii zasobów i funkcjonalności Xilinx i Altera jest podobna (chociaż ostatnich Spartanów 6 nie znam...

Nieprawidłowe czasy stanów w maszynie stanów AHDL w Quartus II Altery

Czesc, Nie mam zielonego pojecia o AHDL i nie znajac jak dobry jest symulator tego jezyka ani co w zasadzie z niego bedzie w FPGA to strzelam :) A probowales zamienic if ... end if; na if .. else ostatnie przypisanie end if? Cos sie zmienilo? A tak apropo Altera dalej ma support dla tego jezyka i dalej go rozwijaja i poprawiaja symulacje i synteze czy...

Darmowe środowiska i symulatory VHDL dla FPGA - co polecacie?

Tak, płytka Terasic DE0-Nano jest bardzo dobra na początek. Można kupić dość tanio w Kamami. Cyclone IV na pokładzie daje sporo możliwości, zarówno przy projektowaniu "zwykłej logiki" chociażby w VHDL/Verilogu jak też daje możliwość pobawić się trochę w uruchomienie całego systemu mikroprocesorowego, gdzie mógłbyś połączyć programowanie w C z projektowaniem...

Wybór zestawu Development Kit do nauki FPGA i VHDL dla początkującego

Witam wszystkich, którzy tu zajrzeli. Zainteresowałem się trochę układami FPGA i chciałbym się dowiedzieć czegoś więcej na ich temat (tak, tak, wiem o linkach i już je mam). Na początek może kilka słów o sobie... Z zawodu jestem informatykiem, ale z charakteru wykonywanej pracy, raczej nie przez duże "I". To znaczy zajmuję się komputerami i czasami...

[VHDL] Sterowanie przetwornikiem A/C AD7864 poprzez układ FPGA firmy Altera.

Witam, Mam problem ze skonfigurowaniem sterowania przetwornika A/C AD 7864. Bardzo bym prosił o pomoc i wskazanie błędów. Będę bardzo wdzięczny. Poniżej załączam kod programu. [syntax=vhdl]-- WARNING: Do NOT edit the input and output ports in this file in a text -- editor if you plan to continue editing the block that represents it in -- the Block Editor!...

Nie mogę zainstalować Altera Max Plus Baseline na Win. Vista

system jest z płytki dołączonej do laptopa, czyli razem ze sterownikami itp itd. Zainstalowałem środowisko Quartus II czyli rozszerzoną wesję Max Plus Baseline i wszystko gra. Jednak najlepiej byłoby gdyby podstawowa wersja działała. system instalowany był może max. miesiąc temu także trudno powiedzieć w czym leży problem Dodano po 43 Dobra, problem...

Sterowanie liniami we/wy (przełączanie wejść na różne wyjścia)

Wyjście odwzorowaniem wejścia. To ma działać jak zwykłe zworki, tylko sterowane elektronicznie (żeby nie trzeba było ręcznie przerzucać magistrali). Jeżeli chodzi o wprowadzoną dodatkową oporność, to myślę że nawet do 100omów/linia będzie ok. Przełączenie będzie na polecenie programu - sam czas przełączenia nie gra roli (mogą być nawet dziesiątki milisekund)....

Wybór FPGA Altera Cyclone i zestawu ZL11PLD dla początkującego - opinie?

> Wolałbym też mieć przed sobą jakiś prosty moduł i zacząć obserwować > rezultaty programowania w praktyce a nie analizować symulację. > Dla mnie jest to bardziej motywujące i popychające do przodu. wolna wola rzecz jasna i gust nie podlegajacy dyskusji :) ale moze sie okazac, ze dioda i owszem zapalila sie, ale z zupelnie innego powodu niz myslisz...

Błąd operatora + w VHDL przy skanowaniu matrycy klawiszowej

Witam, Mam do wykonania projekt - układ skanujący matrycę klawiszową. Jak do tej pory udało mi się wyskrobać kod programu umieszczonego poniżej. Niestety kompilator wskazuje błąd : Error (10327): VHDL error at ADR.vhd(64): can't determine definition of operator ""+"" -- found 0 possible definitions Nie wiem...

Polecane zestawy edukacyjne FPGA do nauki VHDL - jakie modele wybrać?

Witam Dzięki za odpowiedź. Oprócz płytki uruchomieniowej potrzebny będzie też odpowiedni programator na USB ponieważ w laptopie nie mam port szeregowego ani równoległego. Za całość chce wydać maksymalnie 1000 złotych. Pozdrawiam Dogadać się z studentem (jak nim nie jesteś :D ) i nabyć to: Przeprasza, że się tak podpinam pod temat, ale pytanie jest...

Multisim 9 czy Altium Designer 6.0 do zaawansowanych projektów PCB?

Czesc, Jak szukasz oprogramowania do projektowania plytek PCB i TYLKO plytek PCB to sciagnij sobie wszystkie programy jakie znasz albo skontaktuj sie z producentami/dystrybutorami i popros o trial version. Zainstaluj sobie wszystkie i popracuj na nich najpierw a potem bedziesz wiedzial co Ci lezy najbardziej i majac ta wiedze, dzwon negocjowac ceny....

Quartus Prime Lite na Linux Mint - błędy w konfiguracji perla?

Zachciało mi się przypomnieć VHDL-a, więc ściągnąłem darmowego Quartusa ze strony Intela, zainstalowałem pod Mintem i uruchomiłem. Posiłkowałem się książką pana Rzeszuta - start był gładki do momentu aż nie zacząłem generować prostego VHDL-a z PlatformDeveloper-a. Błędy wskazują, jak sądzę na problem z perlem i ścieżką (at)INC, bo skrypt nie znajduje...

Mikrokomputer COBRA 1

Witam (at)zdzis_ek dziękuję za schemat i wzory płytek (wszystko jest dobrze opisane). Chciałbym zapytać jaki wyszedł koszt płyty pcb SMD którą zamówiłeś w Chinach i czy napotkałeś na jakieś problemy przy uruchamianiu? Mam jeszcze pytanie do kogoś kto ma do czynienia z układami Altera. Pod ty linkiem: [url=http://searle.hostei.com/grant/Mult...

Symulacja wyświetlacza 7-segmentowego w Quartus II - krok po kroku

Witam Na stronie Altery znajdziesz sporo materiałów które pomogą Ci nauczyć się podstaw obsługi Quartusa. Poniżej link. http://altera.com/education/univ/materia... Pozdrawiam

[Wykonam] Projekt na układach programowalnych - Altera

Witam! Mam pytanie czy pisze pan proste programy zaliczeniowe projektów w środowisku ALtera Quartus? mój nr gg 11689368 pozdrawiam

MacBook Air a kompatybilność programów na Politechnice Warszawskiej (Wydział EiTI)

System operacyjny pod kontrolą którego pracują komputery Apple to macOS. iOS jest dla urządzeń mobilnych. Sam studiuję elektronikę i raczej bez Windowsa nie da rady. Microchip ostatnio wypuścił MPLAB X dla macOS ale działa dużo wolniej niż na Windowsie. W zasadzie wszystkie programy służące do 'pracy' w naszym środowisku są dostępne tylko na Windows...

Jak ustawić ścieżkę biblioteki przy instalacji Modelsim Altera Starter Edition?

Witam, Pobrałem ostatnio Quartusa II 11sp2 ze strony Altery oraz Modelsim altera starter edition. Quartus zainstalował się bez problemów natomiast Modelsim przy instalacji chce abym wskazał sciezke biblioteki instalacyjnej. Domyślam się ze musze dodac jakąś zmienną srodowiskową tylko nie wiem jaką? Orientuje sie ktoś co to za scieżka?

[FPGA][ALTERA] Symulacja ModelSim nie chce zadziałać (megafunkcje)

Używam tego (dopiero zaczynam wykorzystywać ModelSim): https://obrazki.elektroda.pl/6829591700_... Powinienem to tak odpalić jeżeli chcę uruchomić test DEKOER_LDPC_testbench ? Jeżeli tak to pokazuje mi błędy: [syntax=verilog]vsim -L altera_mf_ver -L rtl_work DEKODER_LDPC_testbench # vsim -L altera_mf_ver -L rtl_work DEKODER_LDPC_testbench...

Wszystko o układach programowalnych... podstawowe informacje

masz racje, ise to uklady Xilinx, quartus to altera; J.A

[FPGA] Jak zacząć z FPGA? Środowisko, języki, producenci, materiały dla początkujących

producenci są głównie dwaj: Xilinx i Altera i należy mieć odpowiednie środowisko (w obu przypadkach są darmowe wersje) Xilinx ISE, Altera Quartus, najlepiej zdecydować się na płytkę jednego z nich i ściągnąć odpowiednie środowisko. Jeśli masz port LPT to programatory są banalne do zrobienia, gorzej jeśli nie dysponujesz LPT (programator Xilinx'a USB...

Wybór FPGA na pracę dyplomową - Cyclone Altera EP1C3T144 czy coś innego?

Ja osobiście polecam: Terasic DE0-Nano W wersji edu (jako student) zapłacisz około 370-400 zł. Ogólnie moje doświadczenia z firmą Altera są bardzo dobre - przyjazne i płynnie działające środowisko QUARTUS, nigdy nie miałem problemów ze sterownikami czy innymi pierdołami utrudniającymi pierwsze zaprogramowanie, czego nie można powiedzieć o firmie Xilinx....

Projekt ramienia robota z silnikami krokowymi i sterowaniem Altera

sterowanie będzie oparte na procesorze sygnałowym firmy Altera a programowanie poprzez Quartus'a Jeśli ramię ma być sterowane przez układ FPGA radzę rzucić w kąt Atmegę i spróbować napisać kod w VHDL'u ,który obsłuży przynajmniej jeden silnik krokowy. Pozdrawiam i życzę sukcesów.

Wybór procesora i płyty głównej do stacji roboczej pod Windows 10 (VHDL, FPGA)

Co myślisz o HP Z440? http://www8.hp.com/ca/en/products/workst... Wolę coś standardowego (w sensie sprzętu w srodku), żadnych autorskich rozwiązań, nietypowych zasilaczy czy płyt głównych. I z tego co więcej software w mojej wersji więcej jak 4 rdzeni nie obsłuży (Altera/Intel Quartus).

Jak poprawić funkcję dzielenia modulo w VHDL bez błędu iteracji?

Napisałeś to tak, jabyś pisał program, a nie tędy droga ! Pętle nie są syntezowalne, przynajmniej nie takie, jakiej użyłeś. W VHDLu pętle służą do generacji układów o powtarzającym się bloku, np. sumatora wielobitowego. Dzielenie można zrealizować poprzez przesuwanie bitowe liczby w prawo, ale będzie to dzielenie tylko przez potęgi 2. O ile dobrze pamiętam...

CarProg klon - Nie zapisuje flash MCU MOTOROLA HC908

Już kupiłem ten z allegro ale mam jeszcze tego chińczyka i chętnie z nim poeksperymentuję zanim go odddam. 081105CAR001773I.lib Kupiłem tani "Altera Programmer FPGA CPLD JTAG (Quartus USB Blaster-Compatible)", da radę?

Quartus Jak włączyć symulacje i dodać sygnały.

w duzym skrocie: quartus do wersji 10 file -> new -> 'Vector Wavefile' potem w prawym polu 'Name' 2xclick, pojawi sie okienko, click na 'Node Finder' i mozesz dodac I/O + dowolne sygnaly wewnetrzne, po dodaniu, za pomoca ikonek w oknie waveform mozesz 'narysowac' przebiegi wejsc; quartus wszystkie wersje musisz miec zainstalowane modelsim lub questasim...

Jakie zasoby CPLD/FPGA dla 3 rejestrów 512-bit i 64 komparatorów 8-bit?

Z oszacowaniem nie ma problemu. Napisz projekt a potem dobierasz sobie układ. Tak się zawsze robi. I nie zastanawiaj się nad tym czy CPLD czy FPGA. Najpierw opisz strukturę tego co potrzebujesz w językach z grupy HDL(VHDL czy verilog) podaj syntezie w jakim środowisku Quartus (altera)czy ISE (xilinx) i otrzymasz konkretną odpowiedź czego potrzebujesz....

[FPGA] Minimalistyczne środowisko dla FPGA bez automatycznych przypisań pinów?

Nie wiem jak teraz, ale kiedyś za bardzo nie było wyboru jeśli chodzi o środowisko dla układów Altera. A co dokładnie nie pasuje Ci w Quartus II?

Filtracja sygnałów z pomiarów przy użyciu FPGA - eliminacja szybkozmiennych zakłóceń

Mam sygnał z pomiarów wielkości, która zmienia się powoli, na który nakładają się szybkozmienny zakłócenia. Potrzebuję pomysłu na prosty (bo do zaimplementowania w FPGA z oszczędzaniem zasobów) sposób eliminacji tych zakłóceń. HDL Coder z pakietu Matlab generuje VHDL na podstawie wyklikanego filtra. Dodatkowo w pakiecie są narzędzie które potrafią...

Błąd kompilacji avalon_st_adapter przy dodaniu pamięci ram do procesora Nios II

Witam wszystkich forumowiczów, niestety mamy problem z dodaniem prawidłowo procesora Nios II do swojego projektu. Pracuję na układzie MAX 10. Niestety płytka MAXimator nie posiada pamięci, więc musiałem użyć onchip_memory2_0 jako pamięć ram. https://obrazki.elektroda.pl/4386151400_... Sam procesor generuje się poprawnie, ale podczas...

[NIOS2] - Nios2 IDE zawiesza się na 57% przy debugowaniu na Win7 x64

To tak: Quartus II v.12sp2 działa zaiste czadowo pod SuSE, programator ruszył od kopa, udostępniłem sobie port USB na VirtualBox+ustawiłem regułkę udev'a żeby dawał grupie users prawo do pisania na USB. No problemo, jest szybciej wygodniej i stabilniej niż na Win, synteza przebiega bezproblemowo, parę bugów usunięto. Miód. Jakby jeszcze VirtualBox był...

ModelSim Altera – licencja, aktywacja i uruchomienie z licencją Quartusa

tak wyglada moja licencja: FEATURE quartus_lite alterad 2008.11 15-nov-2008 uncounted \ A991A90614F1 HOSTID=001617a3a4f7 SIGN="0704 9571 4EC1 532D \ FEC4 44A7 D69B 064E 61D9 BAAF 9C49 02D4 8CCF BCA4 ECC1 0402 \ F13B ABD4 359A D25B 9B03 CD44 CDE8 D1F9 E2BA 2EFE C134 85F3 \ 6FE5 B767" INCREMENT alteramtiwe mgcld 2008.11 15-nov-2008 uncounted \ DD68CA55C0CAECFCA11C...

Jak podłączyć kwarc do dedykowanego wejścia clock w FPGA Altera?

/.../ bez urazy, ale musialem to przeczytac pare razy, by zrozumiec o co chodzi ... ;) sprobowalbym 2 rzeczy: 1. puscic zegar z tego kwarcu na clkctrl modul input ext_osc_clk; // twoj oscylator inout dummy_clk_out; // 'niby' wyprowadzamy zegar na zewnatrz // ale przez pin dwukierunkowy _INOUT_! input dummy_clk_enable; // cos, co 'niby' steruje buforem...

AHDL licznik modulo 10: mikrooperacje zeruj, -1, +2, neguj, wyjście Y dla >=5

jak Ty zaczynales to odrazu byles wszechwiedzacy? nie zaperzaj sie zeusie, ale zrob cos sam, pokaz co zrobiles i gdzie/z czym masz problem, a wtedy wszystkowiedzacy uzytkownicy elektrody z pewnoscia Ci pomoga; ahdl to jezyk programowania fpga stworzony przez altere i tylko przez narzedzia altery rozumiany, wiec by cokolwiek zrobic z tekstem napisanym...

Programowalny sterownik zupełnie inaczej

To jakby teraz uczyć w szkołach programowania Z-80, DOS-owego Pascala, Logo. Z80 i dos Pascala miałem na studiach :) w 1997r. Ciekawe ile lat jeszcze tego uczyli. Tragedia. Logo dzieci mają teraz w podstawówce, nazywają to Logomocja Co do walorów edukacyjnych, to stosowanie klasycznych układów logicznych też nic nie wnosi. To też jest "kamień łupany",...

EPM240 - pierwszy projekt licznika 8-bitowego w Quartus

Do symulacji "timing requirements" nie muszą być spełnione, to jest ważne dopiero jak chcesz uruchomić projekt w fizycznym układzie FPGA. Wtedy musisz dodać plik *.sdc do projektu, gdzie poinformujesz syntezator jaka jest częstotliwość zegara(bardzo ważne), opóźnienia sygnałów na wyjściach/wejściach FPGA(ważne jeśli jesteś podłączony do interfejsu który...

ESP8266 160MHz - generowanie szybkiego przebiegu 10-30MHz na pinie

Jakie IDE zainstalować na WIN7 do EPM3064? Z tego co rozumiem możesz tylko używać programów od producenta układu czyli Intela/Altery (Altera została przejęta przez Intela), to będzie "Quartus Prime". Jest wersja darmowa i odpłatna. Darmowa zazwyczaj dla mniejszych układów jest OK. Musisz uważać też na wersję bo nie wszystkie wspierają wszystkie rodziny....

Altera-EP320-PC-2 jak zaprogramować lub skopiować.

na laboratorium korzystalismy z oprogramowania Quartus poprzez USB w systemie win32, opis oczywiscie w VHDLu. na stronie Altery szukaj darmowego oprogramowania(bo jest! ale zdaje sie ze inny anizeli Quartus); z tego co wiem programatory sa dosc drogie. PS zdaje sie ze topic powinien byc przerzucony do Ukladow Programowalnych, a nie mikrokontrolerow...

Sterownik matrycy LCD w układzie Altera Cyclone III

Witam, tematem mojej pracy inżynierskiej jest sterownik matrycy LCD. Z Uczelni wypożyczyłem układ Altera Cyclone III i muszę zaprogramować wyświetlacz 128x64 px w środowisku Quartus. Wykonywałem w nim jakieś proste programy jednak ten wyświetlacz mnie oraz mojego promotora trochę przerósł :P W dodatku w internecie strasznie trudno znaleźć jakiekolwiek...

Jak zmusić Quartusa do użycia clock enable w przerzutniku D?

Czesc, Z wysylaniem zegara z FPGA to nie taka prosta sprawa i jak juz J.A zauwazyl, najlepiej jest jak zegar jest na PCB i idzie zarowno do FPGA (dedykowane wejscie) jak i do odbiornika. Wtedy zarowno FPGA jak i odbiornik sa perfekcynjie synchroniczne. (o ile zegar jest routowany jako zegar na PCB czyli dociera do wszystkich ukladow w tym samym czasie)....

[FPGA][ALTERA/INTEL] Simulation Waveform - nieoczekiwane stany Unknown Forcing

RAM wygenerowany w Quartusie jest inicjalizowany plikiem *.hex. Jeśli w folderze z symulacja nie ma tego pliku(albo nie pokazałeś narzędziu gdzie może szukać), w pamięci zostaną wartości X.

Wybór płytki FPGA dla początkującego: Basys3 czy DE10-Lite?

Hej. Mam do Was pytanie - od kilku dni zastawiam się jak zacząć z FPGA. Może na początku: Zamierzam pisać w Verilogu, gdyż jestem programistą, a Verilog jest podobno dość "strukturalny" (choć może się okazać, że VHDL bardziej do mnie przemówi). Znalazłem dwa moduły, któe wydają mi się OK na początek przygody z FPGA: https://kamami.pl/zestawy-uruchomieniowe...

[Sprzedam] Programator USB układów Altera

Witam, Sprzedam dwa programatory USB układów programowalnych firmy Altera. Programator "Quick Blaster" jest kompatybilny z oryginalnym programatorem "Usb Blaster" firmy Altera, dlatego współpracuje ze wszystkimi układami tej firmy we wszystkich trybach konfiguracyjnych - JTAG, Active serial (AS), Passive serial (PS) oraz w pełnym zakresie napięć "I/O"...

Jakie parametry PC są kluczowe dla szybszej syntezy FPGA?

Każdy kto zajmuje się programowaniem FPGA/CPLD zapewne nie raz zastanawiał się, co zrobić aby skrócić czas kompilacji/syntezy/fitowania projektu. Jak zapewne wiadomo, narzędzia do syntezy (zwłaszcza te darmowe dostarczane przez producentów logiki programowalnej) nie są dostosowane do pracy wielowątkowej, tak więc współczesnie stosowane w komputerach...

Jak zaprogramować uC do prostych funkcji logicznych?

Mam do was takie pytanie gdyż nie jestem pewny. Mianowicie od czasu do czasu potrzebuje zrobić jakiś układ logiczny który ma realizować jakas tam funkcje . Jak do tej pory robilem takie rzeczy układach seri 74xx. Idealnie nadadzą do tego się układy CPLD, 32/36 makrocelle kupisz już za 5 zł. A funkcje logiczne cię nie ograniczają, możesz zrobić całkowicie...

Jak zaprojektować filtr FIR dolnoprzepustowy w VHDL dla FPGA Altera?

Nie radzę używać środowiska MAX+PLUS II. Z resztą nie tylko ja, ale sam producent tego softu też ma takie zdanie. Od dłużzsego czasu środowisko to zostało zastąpione przez Quartus II obecnie w wersji 5. Dla układów Altery należy więc używać tego programu. Oprócz obsługi nowych układów, również w przypadku starszych układów zdecydowanie poprawione są...

Zegar czasu rzeczywistego VHDL - błędy w symulacji i ustawieniach czasu

Całość ma być uruchomiona na płycie de2 firmy altera i nie znalazłem tam pinów do kropek, ale chyba wystarczy jak zrobię wektory 7 bitowe? To ta płytka: if (clk'event and clk='1'and chipselect='1' and rd ='1') then na: if (clk'event and clk='1') then --krócej rising_edge(clk) if chipselect ='1' then --bardziej by tu pasowało...

Quartus, Nios II: Jak wysłać zapytanie HTTP z Altera DE2 i CS8900?

Witam, Musze w projekcie wywolac adres strony wraz z parametrem i otrzymac odpowiedz(0/1). Od czego powinienem zaczac? Przyklady jakie znajduje w sieci sa dosc rozbudowane i to raczej web servery a ja potrzebuje tylko wyslac zapytanie do web servera:) Altera DE2, modul ethernet CS8900

Zapis/odczyt danych przez USB do płytki startowej Altery

Witam Jeśli chcesz sprawdzić działanie filtru możesz spróbować użyć analizatora logicznego wbudowanego w program Quartus. Jest to całkiem wygodne narzędzie - możesz wyświetlać sygnały z magistrali (np.wyjścia filtru) w postaci "analogowej". Co do analiz za pomocą Matlaba, to być może musisz poczytać o DSP Builder, który też jest produktem firmy Altera...

Jak wyświetlić sygnały typu state type w ModelSim Altera?

Hej, Jestem nowym użytkownikiem forum. Mam pewien problem i mam nadzieję, że ktoś z forumowiczów będzie w stanie mi pomóc. Problem polega na tym, że napisałem pewien automat stanów w języku VHDL, następnie napisałem również testbench w celu sprawdzenia poprawności jego działania. W Quartus II używam polecenia Tools -> Run EDA Simulation Tool -> EDA...

Jak stworzyć regulowany generator prostokąta 2MHz na FPGA Altera?

No to tu właściwie sam układ jest prosty. Musisz zrobić wyzwalany generator paczek impulsów. Przychodzi zbocze sygnału Fprf, jest zapamiętywane w pierwszym przerzutniku synchronizatora, wyjście tego przerzutnika wchodzi na wejście D drugiego przerzutnika, który jest taktowany sygnałem 2 MHz, tu chodzi o to by początek paczki był zsynchronizowany z sygnałem...

Błąd 127 przy 'make vsim' w grlib-gpl-1.1.0-b4104/leon3-altera-ep1c20

Czy Kolega ma zainstalowanego modelsima (a jeśli tak, czy katalog modelsim/bin jest w zmiennej PATH)? fakt nie mam, dziekuje za wskazowke - pomogla szybciej zorientowac sie w metodologii korzystania z grliba. teraz robie 'make quartus' ;-) przepraszam za to kiepskie pytanie ale zaczolem tydzien temu. przebijam sie przez soft xilinx'a, altery i lattice...

[vhdl] Jak zrealizować mnożenie wektora std_logic_vector przez typ real?

Czesc, W vhdl'u typ real jest raczej do symulacji i synteza nie zrozumie go aczkolwiek nowy standard vhdl 2008 zdefiniowal dwa nowe pakiety ktore definiuja zmiennoprzecinkowa arytmetyke dla syntezatorow. Nie wiem tylko czy wspomaganie dla tych pakietow jest wbudowane w najnowsze XST czy Quartus. Jednym z rozwiazan tego problemu byloby przejscie na stalo...

Wybór programatora USB-JTAG do CPLD i FPGA - rekomendacje i zakup

Quartus z PCI działa to prawda, że bez problemu. No to mam problem. Mam zamontowany w kompie kontroler LPT na karcie PCI (chipset MOSCHIP) i niestety Quartus dla programatora "ByteBlasterMV or ByteBlaster II" wywala mi błąd "Kernel mode driver not installed". Zainstalowałem niezbędne sterowniki zgodnie z instrukcją http://www.altera.com/support/software/d...

VHDL: Jak usunąć latch'e przy sygnałach TEMPERATURA i POZIOM w automacie?

Witam Jest pewien automat: 1. w stanie ONE można zmienić, za pomocą przycisków, nastawy 'temperatura' oraz 'poziom' poprzez przejście do stanów ONE1-ONE4 Po naciśnięciu 'start_stop' -> start i przejście do stanu TWO 2. w stanie TWO czeka, aż będzie odpowiedni poziom wody 3. grzanie 4. i 5. czekanie na odpowiedni czas 6. wylewanie Otóż w moim programiku...

Jak napisać własną aplikację do programowania FPGA (Altera UP-2, Cyclone II) przez JTAG?

Witam, mam następujący problem: potrzebuję zaprogramować płytke fpga za pomocą JTAGa. Sporo już się o tym naczytałem, ale ciągle mam wątpliwości, a mianowicie: Aby zaprogramować fpga via JTAG należy podłączyć płytkę np przez ByteBlastera (LPT), wygenerować plik .pof, lub .sof (programujemy płytkę altery UP-2 lub coś na cyclon2, więc w zależności) programem...

VHDL operacja rol i ror, konwersja z std_logic na integer (Altera)

Witam, mój problem jest następujący jeżeli w kodzie(Syntezator to quartusII) na stałe umieściłem jaka ma być operacja rol tzn np: " A rol 2" nie było żadnego problemu, ale chciałbym zrobić to w ten sposób żeby operacje były wykonywane: "A rol B". Z definicji argument B ma być integerem. Czy ktoś mógłby mi pomóc przy konwersji z std_logic na integer?...