Proszę bardzo schemat w PDF
Witam, tak sobie rozważałem i do generacji impulsów o stromych zboczach można wykorzystać komparatory, znalazłem takie z odpowiedzią rzędu kilku ns, jego zasilanie wyznacza amplitudę impulsu, więc jakby idealne rozwiązanie dla mnie. Pozdrawiam
Ludzie! Wiem, ze to troche glupie pytanie, bo wystarczy normalny pomiar napiecia. Chodzi o zwykla ciekawosc. Jesli ktos przeprowadzil podobny eksperyment, prosze, niech da znac :-)
A jaki kabel najlepiej? skrętka UTP, telefoniczny? Oba powinny byc rownie dobre. Pamietaj, ze nie wykorzystasz w tym przypadku zalet skreconej pary, bo nie jest to transmisja roznicowa. Predzej ekranowanie by moglo pomagac, ale jesli zadowoli cie predkosc rzedu 1200bps czy 9600bps, to kazdy kabel powinien byc wystarczajacy przy 30m. Najlepiej zrob...
Czy mógł by mi ktoś to łopatoligicznie wyjaśnić? Za dużo tego wszystkiego naraz i po prostu się w tym pogubiłem. Jak tego nie opanuje to strach pomyśleć co będzie dalej.:cry:
Witam, stworzyłem cztery zadania techniczne wraz z tablicami prawdy, niewiem jak zrobic bramki logiczne czy ktos moze pomóc http://obrazki.elektroda.pl/9617237700_1... http://obrazki.elektroda.pl/1494029800_1... http://obrazki.elektroda.pl/7809095800_1... http://obrazki.elektroda.pl/6690396600_1...
W pierwotnym wsadzie EPROM-u z C930, to tak jak pisał "andrzejlisek" w grze "Kosmiczna bitwa" jest błąd. Wgrałem wsad z jego poprawkami do EPROM-u i jest Ok. Dziękuję za potwierdzenie, że w grze uruchomionej na prawdziwym CA80 jest błąd uniemożliwiający grę. Rozumiem, że na prawdziwym CA80 błąd wygląda tak samo, jak na moim emulatorze. Witam wszystkich,...
....jasny gwint..... jak wezmiesz np max485 to do prawidlowej pracy linie A podlacza sie przez rezystor np 470 ohm do +5v linie B do masy przez taki sam rezystor. jesli linie masz w powietrzu to jasne ze potencjal na A bedzie 5V jesli zas podlaczysz jakiegos slava do magistrali i zaczniesz nadawac do na linni roznicowej skok napiecia bedzie wynosil...
Witam zainteresowanych tematem Wi-Fi do inwertera KS5000DT. Zaczołem robić próby z napisanym kodem programu na ESP8266 i napotkałem na problem. Polega on na tym że korzystając z programu HERCULES i konwertora USB<. RS485 komunikacja z KD5000DT używając tą jedną ramkę jest ok. Ale kiedy używłem ESP8266 pojawił się problem bo używam konwertora UART<>...
http://obrazki.elektroda.net/2_116655203... nowy nieuzywany 2 kanałowy oscyloskop 2 kanalowy analizator widma 2 kanalowy rekorder 16/8 kanalowy analizaor stanow logicznych 8 kanalowy genertor stanow logicznych 5 kanalowy PWM generator SPI sniffer / monitor I2C sniffer / monitor UART sniffer / monitor 1wire sniffer / monitor TECHNICAL CHARACTERISTICS...
Cześć Wszystkim, Chciałbym skonfrontować pomysł budowy (jak w temacie) miernika. Głównym założeniem jest pomiar wartości RMS oraz THD napięcia oraz prądu. Cala idea polega na następujących krokach: *** Tor napięciowy *** 1) Za pomocą transformatora obniżam napięcie do 12V. 2) Stałą składową zostawiam na kondensatorze odsprzęgającym, następnie 12V AC...
Amplituner kina domowego to taki komputer multimedialny wyposazony w uklady kontroli i zabezpieczenia informujace procesor glowny o powstalym uszkodzeniu za pomoca stanow logicznych 0 lub 1. Czy kolega ma doswiadczenie w naprawie takich urzadzen ?
Kiedys byla lutownica do wypisania w narzedziach, a tym razem to była "aparatura pomiarowa", co wy ku**a chcecie mierzyc tą lutownicą? Zamiast analizatora stanow logicznych mogl być oscyloskop i oczywiscie miltimetr z funkcja pomiaru diod.
Na µP w punktach A i B pin 22 i 23 wystepuja jakies zmiany stanow logicznych powodujace poprawne przelaczanie sygnalow m.cz radio/magnetofon ukladu CD4052 -V1430 . Na punkty pomiarowe w malych rombach 30 i 40 podac jakis sygnal m.cz i czy odezwie sie wzmacniacz lub pin 3 i 13 - V1430 sa to kanaly L+P
No to konwerter stanow logicznych i po problemie. VCC do 5V a dwie linie analogowe poprzez konwerter stanow logicznych 5v->3.3V lub dzielniki rezystorowe 1:1.5 do Nodemcu. Pozdr
Czyli po cztery bramki TTL z kazdego rodzaju, wejscia i wyjscia wyprowadzone w postaci np. gniazdek, kupa kabli z wtyczkami do laczenia bramek w roznych konfiguracjach i do podawania stanow logicznych na wejscia, sygnalizacja stanow wejsc i wyjsc kazdej bramki, zabezpieczenia nadnapieciowe na wejsciach bramek?
Mam takie zadanie: Przedstawic zaleznos stanow wyjsc przerzutnika JK od przebiegow stanow na jego wejsciach. Na wykresach czasowych przedstawic zaleznosc przebiegow stanow logicznych na wyjściach od przebiegow stanow logicznych na wejsciach przerzutnika ilustrujace dzialanie wejsc J, K, CK, oraz CLEAAR i SET. Niewiecie gdzie moge poczytac na ten temat,...
dziekuje za odpowiedzi ale czy nie da sie zmontowac tego ukladu bez tych wszystkich rezystorow? i jak mam przedstawic wynik dzialania pracy ukladu majac do dyspozycji modul uniwersalny, zasilacz pradu stalego, dwa siedmiosegmentowa wyswietlacze LED, generator impulsowy, osmiobitowy wyswietlacz LCD, zadajniki stanow logicznych i tester stanow logicznych....
rozbierznosci podaje z pomiarow analizatorem stanow logicznych
W dziale schematow do komputera widzialem cus takiego (chyba jest pod rs-a) - jest to czterokanalowy analizator stanow logicznych
witam. potrzebuje ukladu analizaora stanow logicznych obskugiwanego przez port rs komputera. schemat chce zeby byl maksymalnie prosty... i najwazniejsza rzecz - potrzebny mi takze program ktory to obsluguje. za wszelkie SPRAWDZONE rozwiazania bede bardzo wdzieczny
Witam, jestem wlascicielem malej sieci radiowej, urzadzenia dostepowe AP i AC firmy ovislink wieszaja sie bez przytomnosci. W kazdym punkcie przekaznikowym sa zamontowane 2 takie same AP polaczone kablem lan. Mam wielka prosbe stanowiaca takze wyzwanie dla elektronikow. RESTARTER ktory mial by na celu sprawdzanie pojawiajacych sie stanow logicznych...
ostroznie z ustawianiem na ecp u mnie na takim ustawieniu po ustawieniu 1 logicznych, port w tryb odczytu i probie wymuszenia stanow logicznych poplynelo 70mA/pin
Witam, poszukuje schematu rejestratora stanow logicznych na LPT, ktory dzial z programem opisanym w - http://www.elportal.pl/pdf/k04/17_15.pdf . Czy ma ktos takie cos , schemat i czy ten program moze dzilac pod XP ?
Witam!! Potrzebny mi szybki timer tzn. mniej niz 1ms.Chce zbudowac analizator stanow logicznych na porcie LPT pod XP,ale timer pod delphi jest za wolny.. Zamykam. - arnoldziq
DZięki. A może ktoś wie czy jwst możliwosć sprawdzenia w aparacie stanow logicznych , świadczących o tym że odbiornik aparatu otrzymoje sygnały ze słuchawki ?
hmm, moze masz racje tylko jednak trzeba sie znac dobrze na programowaniu tych kosci (AHDL lub inny jezyk). Problem jest z tymi przezutnikami niby ich mało ale bez analizatora stanow logicznych nawet sie nieruszy :(
Opor wentylatora mierzony omomierzem wynosi okolo 480 Ohm. (at)miecho18: mozesz rozwinac ? Ja zajmuje sie oprogramowaniem i czasami w zwiazku z tym badam sygnaly analizatorem stanow oscyloskopem/analizatorem stanow logicznych ale elektronika analogowa od szkoly sredniej w zasadzie sie nie zajmuje.
Musialbys zastosowac mostek tranzystorowy albo przekazniki ;) To pierwsze rozwiazanie masz tutaj: http://electronicsworld.tripod.com/motor... Kierunek obrotow zalezy od stanow logicznych na wejsciach A i B ;)
Postanowiłem ozywic temat bowiem poszukuje jakiegos softu do PC co zeby uzyc LPT jako analizator stanow logicznych, niestety nic nie moglem znalezc ciekawego w internecie, czy w twojej pracy inzynierskiej zajmowales sie czyms podobnym? posiadasz jakiś ciekawy soft? a może spłodziłeś coś wlasnego.
Witam Obie wersje tzn NAND i NOR dzialaja z ta roznica ze dla roznych stanow poczatkowych i stanow logicznych ( "0", "1"). Moze masz blad gdzies w polaczeniu bramek, przesledz dokladnie polaczenia czy sa dobrze wykonane. Nie ma mowy ze na NOR taki zwykly RS nie dziala - wydaje mi sie ze cos zle podpieles. -=pozdrawiam=-
POTRZEBUJE SYMULACJE UKL. PROBNIKA STANOW LOGICZNYCH TTL. NO I SIE ZACZYNA PROBLEM BO W BIBLIOTECE BRAKUJE NASTEPUJACYCH UKL.: - T BF520 - 74121 WIECIE SKAD TO WZIASC? JAK TAKIE COS ZNALESC? HELP! DZIEKI Z GORY ZA ODP!!
Potrzebuje pomocy w pracy dyplomoej musze zrobi Analizator stanow logicznych 8 bitowy mial mi pomoc nauczyciel ale mnie wykiwal mi teraz ze nie ma czasu a zbliza mi sie nie uchronnie teramin oddania. Czy jest ktos kto by pomogl mi w tej pracy w sumie to chodzi o zrobienie schematu dobrego no i oprogramowania chociaz z tym juz sobie poradze korzej z...
W czym chodzi ten GAL ? Moze prosciej napisac w CUPL'u kilka linijek i zrobic projekt od zera niz probowac odczytac ? Masz dostep do urzadzenia, w ktorym pracuje ten GAL ? Z grubsza mozna ocenic co on tam robi, podlaczyc analizator stanow logicznych i poogladac przebiegi. -- Andrzej
a jak przy pomocy assemblera wyslac np 40 bitow na pin np 0.8 ? bo wlasnie ja mam podobny problem staram sie zrobic generator stanow logicznych ... taki w ktorym moglbym sobie zmieniac co ma generowac procesorek w danym czasie ,ale jestem za slaby w programowaniu pomoze ktos ? ;/
No w sumie racja, wynika to z powtarzajacego sie cyklu stanow logicznych na wyjsciach A i B ukladu 193. Dodano po 2 A tak apropo, jakim programem robisz symulacje ??
Potrzebuje skonstruowac jakas przystawke czy przekaznik, zeby podlaczyc do portu CENTRONICS. "Bawie" sie teraz wysylaneim stanow logicznych na ten port i chcialbym podlaczyc jakies urzadzenie na wyzsze napiecie, a biorac pod uwage ze w porcie CENTRONICS wystepuja napiecia 3-5V nie jest to mozliwe. Czy ktos moglby pomoc? :>
Tak, FT232 laczysz bezposrednio z TxD/RxD procesora, zaden konwerter nie jest potrzebny. ok ale czy czasem nie trzeba jakos odp konfigurowac co do tych stanow logicznych procesora FTDI programowo ? i czy to sie tyczy wszystkich modulow podlaczanych na rs232 np gdybym chcial podlaczyc sie kablem w tuner satelitarny itd... tez wszystko zrobi FTDI ?
OK. Wszystko juz dziala jak nalezy. A moze wie ktos cos w tym temacie: Zmierzona analizatorem stanow logicznych szybkosc zmiany kontekstu wyniosla ok 10us. Przy duzej czestotliwosci tickow to dosc dlugi czas. Moze ma ktos pomysl jak go skrocic? A moze to juz jest maximum na tej platformie (STR912 -> czestotliwosc rdzenia wynosi 96MHz, peryferiow i watchdoga...
w takim razie mam pytanie: dlaczego mi nie dziala to na lugim kablu?? jak ma byc stawiony w biosie port LPT - tzn SPP, Normal, ECP... ?? I jeszcze jedno czy da sie wysterowac port LPT sygnalami CMOS?? czy moze potrzebne jest jednak trochę prądu... tak jak z TTL'a Prosze pomzcie, bo zmontowalem uklad analizatora stanow logicznych na lpt z ukladem 4050...
Taniej nie będzie :] Jesli chcialbys uzyc jakichkolwiek scalonych torów RF, to nic nie zdziałasz bez uC - te scalaki trzeba konfigurowac, tej konfiguracji jest duzo, musialbys mieć: -ROM -Serializer -Układy generowania zegara -Deserializer -Komparator stanow logicznych -RAM -Logika sterowania (bramki, przerzutniki itp)... Więc mozesz wybrać CPLD lub...
a tak z ciekawosci-po co zmniejszac to napiecie...czegos nie zrozumialem...?? prosta metoda-jak sadze zadziala-sciagnac aplikacje do scalaka robiacego napiecie do CPU, zobaczyc jakie stany logiczne podac mu na ktore nozki dla napiecia jakie potrzebujesz...i gotowe. Podlaczyc te nozki (VID0...VID 4 etc) do odpowiednich stanow logicznych wg tabeli i masz...
Witam. Jestem programistą i nie znam sie dobrze na elektronice. Aktualnie napisalem program czytający stany logiczne na wyjściach pewnego urządzenia i czytam te stany wejściami portu równoległego LPT drukarki. Problem polega na tym, że stany logiczne na wejściu tego portu LPT to zapewne standard TTL, a ów urządzenie daje mi jako "0" napięcie <0.6,...
Gdybym ja mial za zadanie wykonac takie stanowisko i byloby to powiedzmy zaliczenie przedmiotu (czyli mialbym na to ze 4 miesiace) to na 100% zabralbym sie za projekt jakiegos analizatora stanow logicznych. Podoba mi sie projekt Simple Logic Analyzer z EP 4/2005 http://www.ep.com.pl/?strona=archiwum.ph... Ale jesli to ma byc cos prostego to...
Witam, Udalo mi sie wykonac po ciezkich bojach z non stop poprawianymi ukladami :) Robilem plytke jakos 4 razy, az sie udalo. To byl temat mojej pracy dyplomowej na tytul tech. - praca obroniona na 6 i co najwazniejsze dziala ;) Mam nadzieje ze komus to pomoze (napewno :) ) bo ja sam spedzilem mase czasu az doszedlem do tego. Zalaczam zrzuty (jpg):...
program wysyla zawartosc tablicy dta1: przez spi <Spi_isr> jest to przyklad wziety z helpa - tak wiec prosciej sie nie da - wyslanie pojedynczego bajtu dziala dobrze - wyslanie paczki np 10 bajtow juz nie - na analizatorze stanow logicznych mam "dziury" po miedzy jednym a drugim bajtem wysylanym przez spi mam okolo 40 impulsow zegarowych na spi...
Jesli mial bys mozliwosc skozystania z jakiegos oscyloskou albo jakiegos analizatora stanow logicznych to moze bys widzial jakas roznice w sygnalach sterujacych. Moze powod jest taki ze starszy aparat ma wieksza wartosc 1 niz nowy bo 1 dla ukladow zasilanych 3,3V bedzie inna niz dla ukladow zasilanych 5V choc nie powinno to i tak powodowac takich problemow...
I tak i nie - znalazłem inna biblioteke - przykłady zawarte w FatFs są nieprawidłowe. A doszedłem do tego z analizatorem stanow logicznych - każdy z przykładów ktore zawiera w sobie FatFS na AVR nie wysyła tych min 73 cykli przed rozpoczęciem komunikacji z kartą z tąd jedne działają a inne nie okazuje się że moje "działające" karty da się odczytać niezależnie...
a po co taka obstawa elementów? procesor>inwertery>ULN2803 :) inwerterem stanow logicznych moze byc chociażby 40106 :) A jesli bedziesz wyjscia przełączał często (f>1MHz) to bezpieczniej jest dać uklad TTL (przyklad: 74HCT14) Dodano po 1 a, zapomnialem dodac ze obowiazkowo miedzy inwertery a ULN-a rezystory 6,8kR (u mnie tak dzialalo, ale niech na temat...
Daj dokladny schemat polaczen jaki stosujesz. Upewnij sie ze programator ktorego uzywasz napewno jest sprawny (czy dziala z innymi mikrokontrolerami AVR?). Jezeli napewno jest sprawny i polaczenia sa prawidlowe, to nalezy upewnic sie czy mikrokontroler jeszcze zyje. Wszystko daje sie rozwiazac krok po kroku na spokojnie ;]. Jesli masz mozliwosc to sprawdz...
hmm... rzeczywiscie :/ to w takim razie gdzie szukac problemu? ------------ Sprawdzilem DCM'a za pomoca wizarda ale albo tego nie rozumiem albo przy zegarze 3,6MHz jest to niemozliwe bo przy zaznaczeniu opcji dublacji zegara wyskakuje komunikat ze minimalna wejsciowa czestotliwosc opwinna wynosic 18MHz. Ma ktos jeszcze jakies pomysly? ------------ Wrzucilem...
Witam. Dzieki FastProjectz za szybka odpowiedz. To juz przecwiczylem na ARDUINO i sie wgrywa wszystko do RFM65W bo. p.p jest SPI sprzetowe uzyte w kodzie C , ktorego nie znam a tylko wgralemi pozmienialem troche zawartosci rejestrow dla RFM65W bo RFM96 to podobny tyle ze ma RX/TX. Robilem na ATTINY45 SPI programowe ale wynik jest podobny, chyba, ze...
sonda stanow logicznych analizator stanow logicznych badanie stanow logicznych
regulacja głośności audio potencjometr volvo silnika regulacja grupowa
detektor napięcia fusion schemat instalacji
TEAC A-3440 – przyspieszone obroty po 10 minutach odsłuchu, serwo capstan, naprawa Audi Q5 8R 2.0 TFSI – wymiana pływaka z pompą paliwa, kodowanie, adaptacja, VCDS