symulacja modelsim

Znaleziono około 64 wyników dla: symulacja modelsim
  • [FPGA][ALTERA] Symulacja ModelSim nie chce zadziałać (megafunkcje)

    Dokładnie tak robię ale muszę jeszcze w testbenchu dopisać co dokładnie chcę aby mi pokazało. Dziwne jest to, że wygląda jakby symulacja wystartowała ale nie potrafiło się to wykonać (jest ciągle jakby zawieszone). Jutro na spokojnie to sprawdzę, może na jakimś elemencie się wiesza.

    Programowanie matti0010   09 Maj 2018 22:19 Odpowiedzi: 8    Wyświetleń: 234
  • Quartus 10 + modelsim

    Witam! Jak to zrobić aby z poziomu quartusa wywołać symulator modelsim, by wykonał symulację? mam 2 takie kody: dla testbench module simulation(); reg clock1; reg clock2; wire C_w; test UUT(.A(clock1), .B(clock2), .C(C_w)); ...

    Programowalne układy logiczne raf_entek   25 Sie 2010 17:33 Odpowiedzi: 0    Wyświetleń: 1422
  • ModelSim - ograniczenie zakresu wartości

    Słusznie Wiele osób odradza taką praktykę lub wręcz zalicza do typowych pułapek przy kodowaniu w VHDL. O ile sygnałom które będą wyjściami przerzutników program robiący synteze może ustalić wartość inicjalną po włączeniu zasilania czy zaprogramowaniu układu o tyle w przypadku pozostałych ta informacja...

    Programowalne układy logiczne [g.d.]   23 Paź 2008 16:04 Odpowiedzi: 5    Wyświetleń: 1622
  • Xilinx ISE + Modelsim - problemy z podglądaniem pamięci

    Witam! Mam problem z podglądem zawartości pamięci podczas symulacji w Modelsimie. Kod pamięci wygląda następująco: type ram_type is array (0 to 15) of std_logic_vector(15 downto 0); signal RAM : ram_type:=( X"0064", X"0064", X"0064",...

    Programowalne układy logiczne griva   23 Lis 2006 13:10 Odpowiedzi: 2    Wyświetleń: 1499
  • modelsim - permission denied

    Mam taki problem z modelsimem i cygwinem. Po skompilowaniu projektu jak chcę uruchomić symulacji i wpisuję: vsim -novopt testbench pod cygwinem to dostaję: # vsim -novopt testbench # Refreshing work.testbench # ** Error: couldn't create error file for command: permission denied # ** Error:...

    Programowalne układy logiczne kafka   07 Lut 2010 13:47 Odpowiedzi: 0    Wyświetleń: 1220
  • Xilinx WebPack ISE 7.1 + ModelSim XE III 6.0a

    hmm... przyznam się że to bardzo ciekwe .. ja zawsze osobno używałem ise a osobno modelsim ... robiłem sobie symulacje w modelsimie potem robiłem implementacje w ise a wynik podpinałem znowu do modelsima nigdy nie łączyłem ich razem .. trzeba będzie spróbowac skoro mówisz że tak to u ciebie pracowało...

    Mikrokontrolery sepher   16 Lis 2005 01:30 Odpowiedzi: 3    Wyświetleń: 2021
  • ModelSim

    Hej udało mi się wszystko zdobyć :). Mam Webpack ISE 5.6a i modelsima 5. Robiąc swoje testbenche lub odpalając gotowe z exampli zawsze wyskakuje mi ten błąd: # vsim -L xilinxcorelib -lib work -t 1ps testbench # Error loading design # Error: Error loading design # Pausing macro execution...

    Programowalne układy logiczne Phoenixorian   01 Kwi 2008 20:21 Odpowiedzi: 11    Wyświetleń: 3556
  • ISIM a ModelSim MXE różnice

    Widzę że nikt ci nie pomógł... A więc ISIM jest to bardzo podstawowe narzędzie w pakiecie ISE do testowania a ModelSim to już profesjonalny symulator . Można zobaczyć różnice między nimi na podstawie odcinka czasowego który deklarujesz przy symulacji. Zadeklaruj sobie np. 2 sekundy w ISIM a w ModelSIM....

    Programowalne układy logiczne nerysiek   15 Cze 2010 12:12 Odpowiedzi: 2    Wyświetleń: 1315
  • Edycja przebiegow w Modelsim altera starter edition

    Próbuję przesymulować dziąłanie kawałka kodu w VHDLu za pomocą ModelSim od Altery (wersja 11.1sp2). Jeśli chce dodać jakiś waveform to klikam w oknie 'Objects' prawym klawiszem w sygnal i dalej "Create wave"; wyskakuje okienko gdzie moge dodac zegar, przebiegi losowe, licznik, ew. sekwencje cyklicznie...

    Programowalne układy logiczne tymon_x   13 Maj 2012 23:22 Odpowiedzi: 2    Wyświetleń: 1271
  • Symulacja czasowa w Activ-HDL 7.1sp2, ISE WebPack 8.2i sp2

    Mariusz, Dostalem licencje na 20 dni na Activa 7.1 wiec moglem w koncu odpalic sobie ta symulacje. Zrobilem to tak: 1. Zainstalowalem biblioteki simprim wersji ISE 8.1, nie sciagalem zadnych update'ow itd. 2. Uzylem makra ktore masz powyzej i przekompilowalem simprim ze zrodel z ISE 8.2 3. Zalozylem...

    Programowalne układy logiczne tony_tg   22 Wrz 2006 00:56 Odpowiedzi: 18    Wyświetleń: 5162
  • [Verilog][Modelsim] - Nie inicjalizuje zmiennych i nie propaguje sygnału

    Witam Uczę się Veriloga, środowisko Altera Quartus II 13.1 wraz z Modelsim-Altera 10.1, mam problem z symulacją. Próbuję napisać generator sygnału VGA. Na początku mam dany sygnał 50MHz i chcę go dzielić na dwa otrzymując 25MHz: (fragment kodu z laboratoriów mojego wykładowcy) Obszedłem problem...

    Programowalne układy logiczne J.A   07 Kwi 2014 11:58 Odpowiedzi: 3    Wyświetleń: 1635
  • Symulacja Post-Route, jak w jednym czasie mieć 2 modele?

    Używam ISE i ModelSim XE. Chodzi mi o to że ISE na podstawie opisu generuje model (Post-Place & Route Simulation Model). Ten opis jest dostępny później na zakładce Post-Route Simulation. Ja go kopiuje i tworze nowy plik ("Module") i przypisuje do niego test-bench. Później symuluje. Cały ten...

    Programowalne układy logiczne Lukee   14 Kwi 2008 12:00 Odpowiedzi: 20    Wyświetleń: 1491
  • Symulacja układu zaimplementowanego w strukture

    Sory za/.../ kazdy kiedys zaczynal; chodzi o to, ze jak w swoim kodzie rtl napiszesz np.: a <= b + c; i bedziesz chcial to przesymulowac w modelsim, to ten program stworzy jakis sobie wlasciwy plik bedacy ekstrakcja funkcji zawartej w rtl i na podstawie tego pliku bedzie 'wyliczal' wartosc...

    Programowalne układy logiczne griva   22 Lip 2008 09:27 Odpowiedzi: 33    Wyświetleń: 4683
  • Symulacja czasowa w activ hdl.

    Narzędzia z jakimi pracuję: ISE 8.2.03i Activ Hdl 7.1 sp1.23 No i podczas symulacji czasowej mam 'X' na niektórych sygnałach, na których ich nie powinno być. A nie powinno ich być ponieważ taka sama symulacja czasowa w Modelsim symuluje się prawidłowo. No i moduł w rzeczywistym fpga też działa. Zrobiłem...

    Programowalne układy logiczne l_smolinski   23 Lut 2009 16:36 Odpowiedzi: 2    Wyświetleń: 1433
  • Symulacja szyfru 3des w vhdl-u

    Witam, Mam pytanie do Państwa, od pewnego czasu szukam łatwego symulatora do VHDL-a. Chodzi mi o symulację szyfru 3Des napisanego właśnie w VHDL-u, czy ktoś z Państwa może mi coś ciekawego poradzić ? Program powinien umożliwić podawanie na wejście słów i chciałbym mieć możliwość obserwowania wyjścia,...

    Programowalne układy logiczne Lukee   28 Kwi 2007 12:02 Odpowiedzi: 1    Wyświetleń: 1252
  • WebPack - problem z symulacją

    Witam udało mi się dzisiaj uruchomić bezbłędnie ModelSima, wystarczy robić wszystko krok po kroku jak we wbudowanym ISE Symulator ( dla pliku źródłowego - Wave- Test Bench) jedynie w projekcie tzreba zmienić symulator z Wbudowanego na ModelSima i mi tak ruszyło bezbłędnie. Uwaga dla niewtajemniczonych...

    Programowalne układy logiczne flapo213   15 Paź 2009 07:26 Odpowiedzi: 20    Wyświetleń: 2385
  • vhdl generator vga. Symulacja

    Możesz skorzystać z ModelSim'a jest wersja darmowa, w ISE masz wbudowany symulator tam tez jest mozliwość...

    Programowalne układy logiczne bycio   17 Mar 2010 20:02 Odpowiedzi: 2    Wyświetleń: 1782
  • Problem z symulacją w Modelsimie

    Co do własnoręcznej kompilacji bibliotek jest to silnie nie zalecane przez Xilinx'a: [url=]FAQ ModelSim'a XE :arrow: Q16. Kompilacje robi się poleceniem -compxlib (niezalecane). CORDIC nie ma z tym związku, chyba że go wykorzystujesz: [url=]CORDIC 4.0 z Core Generator'a. Znając życie to jakaś głupia...

    Programowalne układy logiczne tymon_x   30 Sie 2010 17:54 Odpowiedzi: 16    Wyświetleń: 2074
  • Symulacja procesora Quartus II

    Ostatnia wersja, która posiadała wewnętrzny symulator skończyła się na 9.2 (chyba). Od wersji v10 Quartus używa zewnętrznych narzędzi do symulacji (ModelSim). Jeżeli zależy ci na starym symulatorze, to polecam wersje 9.2 i niższe.

    Programowalne układy logiczne mklos1   11 Gru 2010 10:50 Odpowiedzi: 3    Wyświetleń: 1593
  • Quartus Jak włączyć symulacje i dodać sygnały.

    w duzym skrocie: quartus do wersji 10 file -> new -> 'Vector Wavefile' potem w prawym polu 'Name' 2xclick, pojawi sie okienko, click na 'Node Finder' i mozesz dodac I/O + dowolne sygnaly wewnetrzne, po dodaniu, za pomoca ikonek w oknie waveform mozesz 'narysowac' przebiegi wejsc; quartus...

    Programowalne układy logiczne Chivo   15 Maj 2011 11:50 Odpowiedzi: 5    Wyświetleń: 1981
  • Jak wykonać symulacje czasową w Quartus II??

    Od wersji 11.0 nie ma wbudowanego symulatora, trzeba dograć dodatkowe oprogramowanie, np: - ModelSim-Altera (ciężki i raczej nieporęczny) - Altera U.P. Simulator (osobiście używam i chwale sobie) W starszych wersjach Quartusa był wbudowany symulator, używałem kiedyś wersji 9.0 i też bardzo sobie chwaliłem...

    Programowalne układy logiczne dr.hannibal   24 Sie 2013 20:11 Odpowiedzi: 1    Wyświetleń: 1569
  • Modelsim - symulacja rekurencyjna - jak?

    Ostatnio spotkałem się z problemem jak w temacie. Mam zestaw danych wejściowych, które w każdym kroku podaję na wejścia układu i modyfikują one jego stan. Do tej pory męczyłem się z tym w ten sposób, że wyniki końcowe symulacji (a jest tego trochę) przepisywałem jako warunki początkowe ręcznie i puszczałem...

    Mikrokontrolery sepher   21 Lut 2006 13:53 Odpowiedzi: 0    Wyświetleń: 503
  • WebPack ISE + ModelSim XE - szczegółowość symulacji

    niestety zlozonosc niektorych projektow oraz czasochlonnosc symulacji juz na poziomie kodu funkcjonalnego wymusza ominiecie symulacji po implementacji. jesli kod funkcjonalny symuluje sie 1 dzien to po implementacji wyszedlby tydzien jak nie wiecej... Moja metoda na to, to board i chipscope oraz inkrementalne...

    Mikrokontrolery yego666   31 Mar 2006 22:29 Odpowiedzi: 7    Wyświetleń: 1940
  • Symulacja w ModelSim układów z pojedynczych bloków - problem

    Do tej pory pakowałem wszystkie swoje projekty do jednego pliku, tak że przy większych robił się kompletny bałagan. Postanowiłem w końcu nauczyć się łączenia wszystkiego razem z bloków za pomocą instrukcji port map(...) i niestety napotkałem na problemy. Połączenie w ISE zdaje się działać - synteza przebiega...

    Programowalne układy logiczne sepher   26 Lip 2006 13:12 Odpowiedzi: 2    Wyświetleń: 1297
  • symulacja układów asynchronicznych- ModelSim i Quartus

    Przecież napisałem, że robię układ asynchroniczny/.../ nie rozumiem, co ma do rzeczy fakt, ze uklad jest asynchroniczny, wydaje mi sie, ze setup i hold time sa wlasnoscia przerzutnika, niezaleznie od tego, czy uzywa sie go w ukladzie synchronicznym, czy nie; symulator quartusa ma opcje wylaczania...

    Programowalne układy logiczne J.A   26 Lut 2009 17:44 Odpowiedzi: 4    Wyświetleń: 1686
  • [VHDL] Symulacja w Modelsim w trybie txt - odczyt sygnału

    Cześć, Mam następujący problem z obsługą Modelsima w konsoli. Uruchamiam symulację wybranego kodu w VHDL w trybie tekstowym (vsim -c). Wszystko oczywiście działa, tylko za nic nie mogę znaleźć jak odczytać "obecną" wartość sygnału. Dokopałem się do read, ale komenda wypisuje mi: can not find channel...

    Programowalne układy logiczne tymon_x   25 Sty 2011 20:25 Odpowiedzi: 2    Wyświetleń: 1101
  • Quartus i ModelSim symulacja Deserializera LVDS

    Witam, mam do Was następujące pytanie: za pomocą MegaWizarda wygenerowałem Deserializer LVDS (lvds_rx) i umieściłem go w projekcie. Teraz chcę przesymulować wygenerowany deserializer w ModelSimie tylko, że w wygenerowanym przez Quartusa pliku *.vho nie ma wejścia "input" tylko input_n i input_p. Jak...

    Programowalne układy logiczne vcd_a   07 Paź 2011 11:50 Odpowiedzi: 2    Wyświetleń: 1227
  • [Praca] Programista układów FPGA

    Witam! Mam przyjemność poinformować, że Firma TRUMPF Huettinger Sp. z o.o. poszukuje pracowników na stanowisko Programista układów FPGA TRUMPF Huettinger jest światowym liderem w produkcji zasilaczy do procesów plazmowych, wzbudzania laserów CO2, oraz aplikacji nagrzewania indukcyjnego....

    Projektowanie Bazar TRUMPF   21 Lis 2014 11:52 Odpowiedzi: 0    Wyświetleń: 975
  • Wie ktoś jak można sprawdzić szybkość działania algorytmu.

    No to zbiłeś mnie z tropu... To jest układ kombinacyjny (asynchroniczny). Jeśli chcesz zobaczyć jakie opóźnienia generuje z wejścia do wyjścia to musisz ściągnąć dodatkowy moduł wait for czas ns; ). Ustal transport/inertial opóźnienia bramek, i zmierz różnicę między wejściem i wyjściem za pomocą...

    Programowalne układy logiczne sjmatis   18 Sie 2010 11:56 Odpowiedzi: 11    Wyświetleń: 2502
  • Analiza czasowa układu w środowisku ISE

    no dobra może nie w ISE, bo używam ModelSim'a :) zrobiles symulacje funkcjonalna RTL i bylo ok ? jesli symulacja funkcjonalna jest w porzadku, zrobiłem dokładnie tak: - napisałem kod w vhdlu - syntezator w ISE znał że jest OK - wrzuciłem opis behawioralny do ModelSim'a i było ok (oczywiście...

    Programowalne układy logiczne pndemon   12 Wrz 2007 09:47 Odpowiedzi: 16    Wyświetleń: 1520
  • Opoznienie - instrukcje sekwencyjne

    << zlootawy >> zapominalem o jeszcze jednej opcji, byc moze najporeczniejszej i najbardziej wiarygodnej; otoz quartus mozna poprosic "]/.../potraktowałem to jako komplement/.../ slusznie, zgodnie z zamierzeniem piszacego :) J.A

    Programowalne układy logiczne [g.d.]   10 Gru 2007 15:23 Odpowiedzi: 13    Wyświetleń: 1528
  • Verilog czy VHDL? Czego używacie? Którego się nauczyć?

    Czesc, Ujalbym to tak. Wszystko zalezy co chcesz robic, czy bawic sie symulacja czy od razu przejsc do syntezy i bawic sie hardware'm. Jak interesuje Cie symulacja, to zaczalbym od VHDL'a. Ten jezyk jest bardzo formalny, duzo "typow" i jak zaczniesz pisac w tym jezyku to symulator bedzie ciagle...

    Programowalne układy logiczne tony_tg   26 Sie 2006 05:58 Odpowiedzi: 8    Wyświetleń: 8349
  • Oprogramowanie do projektowania układów elektronicznych

    Oprogramowanie do projektowania układów elektronicznych Niniejszy artykuł jest próbą wprowadzenia do wspaniałego świata programów do projektowania układów elektronicznych. Do utworzenia tej listy wziąłem pod uwagę wiele kryteriów. Są tutaj programy darmowe i komercyjne, shareware, a większość z nich...

    Pomoc w PCB lidstep   18 Kwi 2016 08:45 Odpowiedzi: 1    Wyświetleń: 3090
  • Problem z dolaczeniem pakietu

    witam, stworzylem komponent, ktorego port wejsciowy jest mojego wlasnego typu. definicja typu jest w pakiecie w oddzielnym pliku. wyglada to tak: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; library UNISIM; use UNISIM.VComponents.all; use...

    Programowalne układy logiczne pndemon   16 Sty 2008 09:46 Odpowiedzi: 5    Wyświetleń: 870
  • Sygnały - opóźnienia (after, reject, interial, transport)

    Witaj Jest tak wszyskich rozkazów co tu użyłeś w realnym układzie nie uświadczysz, ... after 5ns zrobi opóźnienie ale tylko i wyłącznie w symulacji, pozatym dobrze kombinujesz. Wiesz jak chesz sobie to sprawdzić dobrze to soft do symulacji np. modelsim ewentualnie isim w webpacki i wszystko będziesz...

    Programowalne układy logiczne flapo213   26 Sie 2009 06:38 Odpowiedzi: 1    Wyświetleń: 753
  • [Zlecę] Projekt VHDL (dość prosty)

    Witam, Temat projektu: "Implementacja interfejsu UART (nadajnik) z 8 bitowym portem równoległym (symulacja)" Symulacja w ModelSim XE (Xilinx) Czas do końca Listopada... Więcej informacji poprzez e-mail bądź gg... Dziękuję z góry za pomoc... Pozdrawiam

    Ogłoszenia Elektronika majkool   28 Paź 2009 19:32 Odpowiedzi: 0    Wyświetleń: 743
  • Projektowanie koprocesora arytmetycznego dla 8051

    Z tymi adresami nie byłoby problemu bo 8051 ma pewną, nieużywaną przestrzeń pamięci. Jednak wolałbym nie korzystać z tej pamięci - preferuję zastosowanie własnych rejestrów. Teraz pytanie od czego mam zacząć ? Od razu projektować układ logiczny wykonujący obliczenia (ALU) ? Początkowo moja wizja takiego...

    Mikrokontrolery nsvinc   22 Maj 2010 12:29 Odpowiedzi: 25    Wyświetleń: 2564
  • Dzielnik czestotliwosci z PWM

    twoj kod nie przejdzie syntezy, uruchom quartusa i przeczytaj komunikaty o bledach; fpga to nie procesor; taka przykladowa wersja, nie dam glowy, ze nie ma jakiegos glupiego bledu, ale pokazuje jak zrobic to, czego oczekujesz: module tb(); reg reset, CE, clk; wire Q; initial ...

    Programowalne układy logiczne J.A   10 Cze 2013 14:13 Odpowiedzi: 4    Wyświetleń: 2274
  • ALTERA Cyclone III - Karta graficzna - nakładanie się danych do zapisu z danymi

    zanim zaczniesz testy na sprzecie sprawdz swoj kod w symulacji, quartus do wersji 9.1 wlacznie ma wbudowany niezly i prosty w obsludze symulator, z kazda wersja mozna uzywac 'modelsim-altera' - darmowy symulator do sciagniecia ze strony altery; ew. dodaj do projektu signaltap - rodzaj sprzetowego...

    Programowalne układy logiczne J.A   16 Lis 2013 19:41 Odpowiedzi: 7    Wyświetleń: 2730
  • VHDL - od czego zacząć....???

    Witam !! co do nauki Vhdl to na rynku jest już sporo literatury .. a przeważnie ksiązki zawierają również jakieś evaluacyjne wersje programów do compilacji i symulacji polecam księgarnie techniczna w krakowie może trzeba po pierwsze poszukać czegoś na stronach internetowych wpisać sobie na google...

    Mikrokontrolery khajzyk   08 Lut 2005 21:52 Odpowiedzi: 8    Wyświetleń: 3248
  • jak przekazywac wartości sygnałów w VHDL

    Czesc, Bis: W sumie jesli asembler jest "jezykiem opisu sprzetu" to ja mam taka malutka prosbe w sumie. Mam Athlona w moim kompie i on jest taki troszke wolny i pomyslalem sobie, ze moze moglbys mi podeslac jakis prosty kodzik w asemblerze, ktory skrocilby mi potok w procku do czegos normalnego...

    Programowalne układy logiczne griva   08 Gru 2006 11:06 Odpowiedzi: 16    Wyświetleń: 2392
  • [VHDL]Spartan2 i termometr 1Wire DS1820

    Czesc, Ja odpalilem te kody Dallasa (vhdl) i moge gadac z moim ds2406 poprawnie. Nie obylo sie bez symulacji tego badziewia i przeprojektowania czesci ich kontrolera aby troche go dopasowac do reali FPGA. (Oryginalne kody sa projektowane na ASIC'a, i do tego jak juz zaznaczylem, architektura tego...

    Programowalne układy logiczne AoT_Hunter_PL   10 Lis 2009 14:58 Odpowiedzi: 20    Wyświetleń: 6315
  • vhdl fixed point arithmentic

    obawiam się, że na razie moja wiedza w temacie kompilacji bibliotek do ISE jest zbyt mała, żebym potrafił pomóc, na pewno w najbliższym czasie będziemy (ja i osoby z którym robię pracę inżynierską) je musieli skompilować pod ISE, więc jak się nam to uda to dam znać, póki co proponuję korzystać do symulacji...

    Programowalne układy logiczne mariusz102102   29 Paź 2007 16:43 Odpowiedzi: 8    Wyświetleń: 1149
  • jednoczesny odczyt i zapis do/z kolejki fifo w vhdl

    z coregen najlepiej korzystać już w Project Navigatorze, tzn. tworzyć jako nowy komponent klikasz w Sources prawym i wybierasz new source, w menu wybierasz IP, następnie wybierasz FIFO i otwiera się wizard. wybierasz co chcesz (w razie wątpliwości klikasz "View Data Sheet" w lewym dolnym rogu). Kiedy...

    Programowalne układy logiczne zlootawy   15 Lis 2007 17:23 Odpowiedzi: 57    Wyświetleń: 6733
  • [VHDL] Automat - gdzie jest blad?

    Hmm, to że się kompiluje, albo syntezuje, oznacza jedynie że nie ma błędów formalnych związanych ze składnią albo z procesem syntezowania kodu, jednak poprawność funkcjonalna to zupełnie inna kwestia. Mam nadzieję, że przetestowałeś swój projekt w jakimś programie do symulacji, np. ModelSim.

    Programowalne układy logiczne griva   08 Lut 2008 08:50 Odpowiedzi: 18    Wyświetleń: 2290
  • VHDL, program zliczający ilość jedynek :

    Witam serdecznie, jak w temacie - chciałem napisać program w VHDL który zlicza ilośc 1 w słowie 8 bitowym, wynikiem jest 7bitowe słowo - które wrzucam na 7segmentówke i wyświetla mi sie cyferka... wg mnie powinno działać, w symulacji w modelSim nie działa. z góry dziękuje za wzselkie uwagi. Krzysztof...

    Początkujący Elektronicy sadamb   21 Lut 2008 10:46 Odpowiedzi: 1    Wyświetleń: 641
  • ISE WebPack i problem z "dużymi" projektami

    Niestety produkty Xilinx'a mają to do siebie, że nie są najlepiej napisane, dlatego na ogół w profesjonalnych zastosowaniach rzadko się ich używa, w symulacji króluje ModelSim, natomiast w syntezie Synplify i Precision, które dają dużo lepsze jej wyniki, ISE jest tylko wykorzystywane do wgrywania na...

    Programowalne układy logiczne firefox_PL   18 Mar 2008 00:01 Odpowiedzi: 3    Wyświetleń: 1286
  • Pomoc z VHDL

    polecam ModelSim XE, ściągniesz go ze strony Xilinxa. ten program jest znacznie bardziej wyrafinowany jeśli chodzi o symulację, poza tym musisz wykazać trochę inwencji, do każdego z tych programów są tutoriale, które za rączkę cię poprowadzą.

    Programowalne układy logiczne ania541   20 Kwi 2008 11:47 Odpowiedzi: 26    Wyświetleń: 2928
  • Odczyt położenia dla enkodera binarnego ( VHDL )

    System projektowy WebPACK 6.2 i symulator ModelSIM (Xilinx) Dodano po 32 :D coś sie udało , jest przypisanie do Q :D Dodano po 26 HURRA HURRA to działa :D Jeżeli wartość na D jest krócej niż dwa zbocza to wogóle nie jest przez układ zauważany i o to chodziło :D symulacja...

    Programowalne układy logiczne enkoder   23 Lis 2008 22:04 Odpowiedzi: 5    Wyświetleń: 2273
  • licznik 16 bitowy procesora PicoBlaze

    1) zaprojektowaniu sprzętowego modułu licznika 16-bitowego dla procesora PicoBlaze: - licznik ma być konfigurowalny - do jakiej wartości zliczać - po zliczeniu do zadanej wartości powinno następować zgłoszenie przerwania - można skonfigurować licznik aby po zliczeniu i zgłoszeniu przerwania automatycznie...

    Programowalne układy logiczne lss   16 Lut 2010 00:01 Odpowiedzi: 17    Wyświetleń: 2671
  • VHDL pytanie dotyczące sygnałów.

    Witam, Mam taki kod: architecture pro1 of net is component S port ( wej : in std_logic_vector(0 to 3); wyj : out std_logic_vector(0 to 3) ); end component; signal wej : std_logic_vector(0 to 3); signal wyj :...

    Programowalne układy logiczne tymon_x   24 Sty 2011 01:23 Odpowiedzi: 22    Wyświetleń: 2455
  • [Praca] Oferta pracy - Projektant HDL&#8208;/FPGA

    Dla naszego Klienta – niemieckiego koncernu zajmującego się nowoczesnymi rozwiązaniami w obszarze oprogramowania i elektroniki poszukujemy kandydatów na stanowisko: Projektanta HDL‐/FPGA Miejsce pracy: Bawaria, Niemcy Zakres obowiązków: - opracowywanie wymagań specyfikacyjnych...

    Ogłoszenia Elektronika polish personnel   30 Sie 2011 12:00 Odpowiedzi: 0    Wyświetleń: 816
  • Spartan XC3S50AN - przetestowanie programu na fizycznym układzie

    Niestety nie da się tego zrobić w symulatorze. Co się nie da, wszystko się da! Masz symulatorów od liku, od Isim po ModelSim wersji XE, symulacje behawioralne i po routowaniu, wszystko co wymarzysz. Testowanie systemowe, proszę, SystemC, a może jakiś AMS ? Nie ściemniać, podać o co chodzi.

    Programowalne układy logiczne Lukee   20 Sty 2012 07:11 Odpowiedzi: 4    Wyświetleń: 1306
  • Moduł generatora VGA - Verilog

    Witam ponownie :) Poradziłem sobie już z timingami, mam "goły" generator, bez pamięci , mogę np wyświetlić jakiś kolor. Teraz chciałbym dodać pamięć. Na początku nie będę wykorzystywał zewnętrznej pamięci SRAM jako buforu. Użyje rejestrów. Trochę pokombinowałem i efekt jest taki : [syntax=verilog] module...

    Programowalne układy logiczne ^Rachel   07 Lut 2012 11:48 Odpowiedzi: 14    Wyświetleń: 4251
  • Emulator Altera DE2, Cyclone II - EP2C35F672C6

    Próbowałem również ModelSim'a, jednak wszędzie symulacja jest tworzona na podstawie przebiegów, a chciałem się zorientować, czy ktoś wie coś na temat łopatologicznego symulatora/emulatora w stylu "klikam i zapala mi się dioda na rysunku płytki".

    Mikrokontrolery Początkujący sebek1393   03 Gru 2012 17:12 Odpowiedzi: 3    Wyświetleń: 1941
  • VHDL - PWM przy zboczu opadajacym - kod do weryfikacji

    Polecam sprawdzić działanie kodu w jakimś symulatorze np. ModelSim (dodawany do Quartusa II Altery) albo ISIM (w pakiecie Xilinxa) Kod wygląda na poprawny (tyle że ma dwa sygnały "zegarowe"). Przy takim małym projekcie to nie ma tak dużego znaczenia, ale lepiej oszczędzać linie zegarowe w układzie FPGA...

    Programowalne układy logiczne michal.bedzin   13 Cze 2013 07:06 Odpowiedzi: 5    Wyświetleń: 1824
  • [Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

    Dopiero się uczę/.../dlatego zadaję dużo pytań. jasne, po to jest elektroda ; Jeżeli dobrze zrozumiałem to: Przypisania blokujące powodują/.../ ok, Logiczne jest to, że chcę sprawdzać tą zmienną moze nie rozumiem pytania, chodzi ci o to, ze przypisujesz jakas funkcje logiczna? to...

    Programowalne układy logiczne bartocham   23 Maj 2014 19:19 Odpowiedzi: 11    Wyświetleń: 2139
  • kod - Prośba o sprawdzenie kodu vhdl

    enable 'odwrocone' symulator w Q9.1 bardzo poreczny do szybkiego sprawdzenia koncepcji, nie nadaje sie do symulacji dluzszej niz 30-40us. [symuluje netliste po kompilacji, a nie 'czysty' kod RTL wiec musi wielokrotnie wiecej liczyc] warto zainwestowac nieco czasu i nauczyc sie symulatora Modelsim-Altera,...

    Programowalne układy logiczne folkien   29 Sie 2014 13:55 Odpowiedzi: 9    Wyświetleń: 2289
  • Spartan-6 Atlys XC6SLX45 - Prosty układ sekwencyjny - licznik impulsów zegara

    Witam. Korzystam z układu programowalnego Atlys XC6SLX45 CSG324C. Mam problem z implementacją układu, który co takt zegara inkrementuje zawartość elementu pamiętającego i wysyła ją na port wyjścia. Podczas symulacji w programie ModelSim (ze środowiska ISE Webpack) otrzymuje prawidłowe wyniki, ale po...

    Programowalne układy logiczne tdiesel   10 Wrz 2014 16:02 Odpowiedzi: 4    Wyświetleń: 1569
  • [FPGA] - Srodowisko bez dodatków

    Musisz się poprostu przyzwyczaić do oprogramowania danego producenta układów FPGA i tyle. Sporo ludzi w tym kodzi więc, aż takie złe nie jest. Co do schematów, to są udogodnienia, bo inaczej musiałbyś tworzyć plik vhdla z opisem strukturalnym, wewnętrznymi sygnałami, jak co z czym jest połączone....

    Programowalne układy logiczne piotrva   21 Cze 2015 09:34 Odpowiedzi: 8    Wyświetleń: 2055
  • Altera FLEX8000 - EPF8636 czy warto

    Znam akurat trochę Cyclone'y ale wypadłem nieco z obiegu bo siedzę ostatnio w sofcie... Jeśli chodzi o Quartusa to jak dla mnie alterowe środowisko wypada lepiej od Xilinxa, jest bardziej uporządkowane i spójne, dokumentacja też jakby bardziej czytelna. No i Altera daje chyba najbardziej profi symulator...

    Programowalne układy logiczne piotrva   01 Gru 2015 18:46 Odpowiedzi: 6    Wyświetleń: 1767
  • Przenośny dwukanałowy oscyloskop cyfrowy na FPGA & ARM (max 250MSPS/kanał)

    Jeśli chodzi o symulację części cyfrowej to dotyczy to tylko układu FPGA, a to jest narzędzie wbudowane w ISE i trzeba sobie napisać test-casy. I jest to zapewne Modelsim robiony przez Mentor Graphics. Ten symulator HDL (VHDL, Verilog i inne) jest rozpowszechniany przez Altere, Xilinksa, Actela...

    DIY Konkurs 2675900   22 Sty 2018 21:36 Odpowiedzi: 50    Wyświetleń: 11697
  • [C++11][Cortex-M3/M4] - distortos - obiektowy RTOS dla mikrokontrolerów w C++

    Może ktoś na elektrodzie będzie miał jakąś dobrą propozycję - Nie wiem czy istnieje jakakolwiek alternatywa do ccmake czy do cmake-gui. CMake to własny język skryptowy, dość prosty i przy okazji dość potężny. Punkt 6 można rozwiązać na wiele sposobów, na przykład używając set(_XXX_${filename_id}...

    Mikrokontrolery ARM Freddie Chopin   08 Lip 2018 20:30 Odpowiedzi: 196    Wyświetleń: 27399
  • MCY7880 i układ mikroprocesorowy na polskich elementach

    Jeśli chodzi o wydajność, to każdy STM32 będzie kilkadziesiąt razy szybszy od każdego zabytkowego procesora, że o PC czy Raspberry już nie wspomnę. Cel był bardzo konkretny - pobawić się i pooglądać/pokazać dydaktycznie na niskim poziomie pracę procesora - pobieranie i wykonanie instrukcji, stos, adresowanie...

    Mikrokontrolery maciej_333   09 Gru 2018 14:50 Odpowiedzi: 227    Wyświetleń: 8361
  Szukaj w 5mln produktów