quartus schemat

[Quartus] - Jak zobaczyć schemat logiczny po syntezie projektu?

Co to znaczy "do takiej postaci"? Z tym RTLem to jest tak, że jest to pewien poziom abstrakcji. To, że widzisz muxa, to znaczy że jest on zrobiony na odpowiednich blokach w samym FPGA.

Jak zaprojektować cyfrowy obwód do komunikacji I2C-bus? Od czego zacząć?

maciejxxx przesadza oczywiscie liczac tysiace bramek, jakie trzeba narysowac w edytorze schematu quartusa, by zrobic kontroler i2c; ten edytor oferuje gotowe, calkiem rozbudowane moduly, nie trzeba wszystkiego skladac z podstawowych bramek OR czy AND; inna sprawa, ze pisanie w vhdl czy verilogu naprawde jest szybsze, latwiej wprowadzic poprawke itd,...

Nie znalazłeś odpowiedzi? Zadaj pytanie Sztucznej Inteligencji

ALTERA 3064 - generowanie przebiegu prostokątnego, amplituda 5-10V, 50% wypełnienia

ten fragment jest wycięty ze sterownika UART'u o prędkości 9600kbps (stąd akurat zegar 9600Hz), który zrobiłem, poza tym tej metody używałem we wszystkich programach, w których potrzebowałem zegara o stałej częstotliwości, w Xilinx ISE (o ile się nie mylę odpowiednik Quartus II) nie można uzyskać z VHDL schematu elektrycznego, ale można wygenerować...

Dlaczego nie generują się pliki do konfiguracji? Płyta: Terasic DE10-Lite Board.

Nagrałem krótki materiał jak stworzyć nowy projekt w środowisku Quartus. Wprawdzie na temat rysowania schematów, a nie VHDLa. Ale samo przypisywanie pinów, synteza i programowanie przebiega tak samo. Link: youtu.be/3du6al7iuqk

Jak ustawić wartość początkową licznika 74193 od 5 do 10 w Quartusie?

Witam, mam do zrobienia licznik od 5 do 10 wykorzystując układ 74193. Udało mi się zrobić licznik liczący od 0 do 10. Schemat zrobiony w quartus-ie zamieszczam poniżej. Mój problem polega na ustawieniu wartości początkowej od której ma rozpoczynać się liczenie. Proszę o pomoc. http://obrazki.elektroda.net/6_125699381... Bramka AND służy do zerowania...

Czy XUP USB-JTAG Progr. Cable jest potrzebny do FPGA Spartan 3?

Polecam środowisko Altium Designer - oczywiście Altium umożliwia projektowanie FPGA dopiero po zainstalowaniu określonego środowiska typu Xilinx ISE, Actel Libero czy Altera Quartus. Próbowałem zgłębić Xilinx ISE, ale gorzej "skomplikowane" chyba już być nie może. Wygląda, jakby do środowiska z prehistorycznych czasów ciągle dobudowywano pewne "dostawki"....

Generator sygnalu 3 fazowego - trudne poczatki VHDL

meczy Cie ta bramka AND i wyjscie adress wracajace na wejscie mux ? :) ; w sumie slusznie, dzieki temu poznaje sie tajniki i fpga i software'u; ja w plikach ktore przeslales, nie widze nic co by odpowiadalo na zadane pytania; moge jedynie podac swoje domysly: zawracanie adresu - schemat ktory przedstawiles to zapewne 'rtl view' czyli cos, co ise wygenerowalo...

Quartus II 7.0 i układ ALTERA MAX 7xxxx - jak stworzyć generator 20-25 kHz?

Jestem nowicjuszem jeśli chodzi o elektronikę. Chciałem się poradzić w sprawie stworzenia projektu prostego układu i otrzymania programu służącego do zaprogramowania układu firmy ALTERA. Mam wykorzystać do tego celu układ ALTERA (w tej chwili nie wiem jeszcze jaki dokładnie ma to być układ, chyba MAX 7xxxx) i środowisko Quartus II (mam wersje 7.0 ściągniętą...

Jak rozwiązać ostrzeżenie stuck clock_enable w Quartus?

Mam kilkanaście ostrzeżen tego typu: Warning: Reduced register "CTRL_REG:ctrl_reg_i|contr_reg&... with stuck clock_enable port to stuck value VCC ... Wszystkie rejestry "contr_reg" zostaly usunięte przez quartus z tego powodu. Siedziałem dużo czasu analizując schemat wygenerowany przez kompilator i nie widzę żadnego sygnalu,...

Dodatkowe impulsy w symulacji CPLD EPM3064ATC44-10 w Quartus II

pomimo tego że licznik jest synchroniczny to i tak pojawią się hazardy problem nie w liczniku czy dekoderze, te kawalki wygladaja na napisane poprawnie, masz klopot, bo wejscia zegarowe rejestrow D polaczyles z wyjsciami ukladu kombinacyjego; to jest wlasciwie wbrew 'zasadom sztuki'; jesli bedziesz w stanie opisac co chcesz uzyskac tak, bym to zrozumial,...

Mikrokomputer COBRA 1

Witam (at)zdzis_ek dziękuję za schemat i wzory płytek (wszystko jest dobrze opisane). Chciałbym zapytać jaki wyszedł koszt płyty pcb SMD którą zamówiłeś w Chinach i czy napotkałeś na jakieś problemy przy uruchamianiu? Mam jeszcze pytanie do kogoś kto ma do czynienia z układami Altera. Pod ty linkiem: [url=http://searle.hostei.com/grant/Mult...

Symulacja wyświetlacza 7-segmentowego w Quartus II - krok po kroku

2.Wybrałem w nowym projekcie Block diagram/schematic files jesli mozesz, to 'przelacz' sie na vhdl/verilog, rysowanie schematow to wymierajacy sposob, nie dosc, ze - wbrew pozorom - bardziej uciazliwy i pracochlonny, to jeszcze nieprzenoszalny z narzedzia na narzedzie, verilog jest na tyle latwy, ze by zrobic cos prostego jak Twoj projekt wystarczy...

Analizator usbee i saleae w jednym.

Schemat do AX jest np. tutaj http://www.ba0sh1.com/saleae-pwm-generat... Co do byte blaster to jest on obsługiwany przez quartusa altery. Mój klon jest na stm32, więc nie wiem czy ten będzie działał bezpośrednio z quartusem. W każdym razie też jestem zainteresowany uruchomieniem tego.

Schemat pinów FPGA dla zestawu ewaluacyjnego LiveDesign Altium - gdzie znaleźć?

potrzebny mi schemat tej platformy po to żebym w projekcie mógł przypisać piny do odpowiednich nóżek FPGA, w dokumentacji niema w pdfach tez nie znalazlem ale gdzies to musi być bo ludzie pracujaa na tym pod quartusem to musza to miec... szukam dalej ale moze ktos moze mi to podrzucic

Układ programowalny zamiast płyty z ttl-ami. Jak zacząć?

"Wrysowujemy" schemat(bramki, przerzutniki etc.) a program produkuje plik do wrzucenia do programatora. zarowno ise xilinxa jak i quartus altery oferuja edytor schematow; ale powiedz sobie sam szczerze, chcialbys programowac '51 czy jakiegos arma rysujac schemat ? dalo by sie, ale po co ... niestety nie znam literatury, ja sie uczylem korzystajac z...

Programowanie układu Altera EPM7064S przez JTAG na Windows XP - jakie oprogramowanie?

(...) trzebuję porady jak to zaprogramować. Mogę zrobić sobie prosty układ ByteBlaster na LPT. Mam komputer z LPT i Windowsem XP. Zamówiłem też USB Blaster ale dojdzie mi w przyszłym tygodniu. Plik pof mam do tego układu. Jakie oprogramowanie jest potrzebne do zaprogramowania EPM7064S? I skąd je ściągnąć? Cześć! Super, że chcesz się nauczyć programować...

Emulator lub symulator Altera Cyclone IV kompatybilny z Quartus II – jak testować projekty?

Witam, Od razu zaznaczę że to moja pierwsza styczność z elektroniką. Mam na zajęciach taki przedmiot na którym obsługujemy Quartusa II i "programujemy" Altera Cyclone IV [ http://www.cl.cam.ac.uk/~fr272/images/im... ] za pomocą bloczków. Chciałbym się trochę zagłębić w temat i tu moje pytanie czy jest jakiś emulator Cyclone IV ? No bo co...

Nieprawidłowe czasy stanów w maszynie stanów AHDL w Quartus II Altery

Czesc, Nie mam zielonego pojecia o AHDL i nie znajac jak dobry jest symulator tego jezyka ani co w zasadzie z niego bedzie w FPGA to strzelam :) A probowales zamienic if ... end if; na if .. else ostatnie przypisanie end if? Cos sie zmienilo? A tak apropo Altera dalej ma support dla tego jezyka i dalej go rozwijaja i poprawiaja symulacje i synteze czy...

Działanie pętli for w procesie VHDL - przypisanie sygnału 'a' krok po kroku

Chodzi mi o prędkość działania opisanego vhdl'em hardware'u jesli hardware, to zainstaluj ise lub quartus i eksperymentuj; oba narzedzia [darmowe] moga ci przedstawic kod rtl w postaci schematu, w ciagu godziny sprawdzisz kilkanascie przykladow i bedziesz mial pewnosc co do odpowiedzi; to lepsze niz polegac na elektrodzie, w koncu nie wiesz, kto ci...

Programowalny sterownik zupełnie inaczej

To jakby teraz uczyć w szkołach programowania Z-80, DOS-owego Pascala, Logo. Z80 i dos Pascala miałem na studiach :) w 1997r. Ciekawe ile lat jeszcze tego uczyli. Tragedia. Logo dzieci mają teraz w podstawówce, nazywają to Logomocja Co do walorów edukacyjnych, to stosowanie klasycznych układów logicznych też nic nie wnosi. To też jest "kamień łupany",...

[VHDL] VHDL w Max Plus II – jak wygenerować kod VHDL z narysowanego schematu kodera?

Witam, dopiero zaczynam swoją przygodę z VHDL'em, narysowałem schemat kodera (na tym akurat się znam) wszystko ładnie pięknie ale nie mam pojęcia jak wygenerować kod narysowanego schematu w VHDLu? Czy może ktoś cos podpowiedzieć? używam Max Plusa II. Proszę o jakieś podpowiedzi bo zbyt wiele na necie na ten temat nie znalazłem, oraz jeśli coś nie tak...

Stratix II - Trex s2 TMB: Ustawienia Quartus, EDA, pin assignments, USB Blaster

Hey mam problem z ustawieniami quartusa dla powyższej płyty. Miałem kiedyś na zajęciach z układów programowalnych ćwiczenia na płycie DE2. Jednak siadaliśmy na gotowe środowisku gdzie wszystko ustawione. Wystarczyło zrobić projekt, i wgrać exela z pin assigment i potem tylko schemat albo plik AHDLa. Chciałem teraz lepiej poznać FPGA i myślałem że to...

[FPGA] Minimalistyczne środowisko dla FPGA bez automatycznych przypisań pinów?

A co dokładnie nie pasuje Ci w Quartus II? Tzn nie że mi się nie podoba (aczkolwiek podchodzę z dystansem jeśli w dokumentacji jest napisane że poszczególne funkcje są napisane optymalnie, gdy nie mogę zajrzeć w ich kod źródłowy), ale wydaje mi się że firmy komercyjnie nie korzystają z jakichś PinPlanner-ów czy innych ustrojstw, i dlatego wolę robić...

Jak zacząć z CPLD i FPGA: wybór układu, narzędzia, programowanie VHDL

Poznalem troche mikrokontrolery i chcialbym sie pobawic z ukladami programowalnymi, ale nie wiem o nich zbyt wiele. W szkole robimy jakies proste projekciki w Altium Diesighner na fpga Xilinx'a ale tam mamy gotowa plyte do zabawy, rysujemy schemat w ww srodowisku i wszystko dziala. Niestety nie stac mnie na kupienie plyty z FPGA za 500zl a do tego...

Quartus: Jak przypisać piny I/O w Verilogu i przenieść do Protela?

Witam Mam pytanie dotyczące programu Quartus: - mam projekt w verilogu - w jaki sposób przydziela sie pin'y układu do poszczególnych linii I/O (z veriloga), i w połaczeniu z Protelem: - czy jest jakaś możliwość przeniesienia zaprojektowanego układu, a dokładniej przydzielonych pin'ów z Quartusa do Protela (jako element biblioteki schematic'a) tak aby...

EPM240 - pierwszy projekt licznika 8-bitowego w Quartus

yakuza_2000 - bardzo dziękuję za pomoc. Udało mi się usunąć wszystkie warningi. J.A - zdecydowanie masz rację w kwestii schematów blokowych. Udało mi się poprawnie uruchomić ten licznik i teraz kolejnym krokiem będzie zrobienie tego samego w Verilog'u. Właśnie nad tym pracuję. Czytam sobie różne kursy na temat tego języka. Składnia nie jest jakość szczególnie...

[Altera Cyclone II Quartus] - Błąd kompilatora - błędna składnia

Do słowa symulacja zniechęciła mnie uczelnia...nie widząc rzeczywistego urządzenia. jak chcesz, patrzac w rzeczywiste urzadzenie nie widzisz nic ciekawszego niz migajaca Nie wiem co jest grane przy kompilacji pojawia mi się błąd, że outputs are stuck - niektóre pod Vcc a jeden pod GND nie wiedzieć czemu w koncowym raporcie [tej kartce na glownym oknie...

FPGA - podcast #07 elektroda.pl

Microblaze też nie jest przenośny. w Nios II dostaje się kody źródłowe i jakby ktoś się uparł - poza blokami specyficznymi, czyli RAM itp. można sobie skompilować poza Quartusem. Co do magistrali Avalon - są dostępne konwertery na AXI, poza tym Avalon jest niezmiernie prosty i jak ktoś chce dołożyć swój moduł wystarczy chwila zerknięcia na dokumentację....

Altium Designer 6 i płytka testowa z układem FPGA Altery

A na chwilą obecną Quartus II ma numerek v10.1. Więc pewnie jakiś bubel programistyczny co na sztywno sprawdza wersję. Aaa no tak ma Pan rację jest to możliwe, ponieważ posiadam Quartusa II 10.1 Bardziej by Ci się opłacało ładować bitstream'a przez Quartus'a Nie bardzo rozumiem ( jestem początkujący ), mogę tylko wywnioskować, że bitstream : The term...

XILINX XC95xxXL - Wyjście biderectional - ERROR:Xst:528 - Multi-source in Unit

niespecjalnie mam ochote rysowac, po to wymyslono jezyki verilog i vhdl by rysowanie stalo sie zbedne; jesli masz w planie jakakolwiek wieksza aktywnosc z ukladami fpga, zaoszczedzisz mnostwo czasu uczac sie jednego z tych jezykow, nawiasem mowiac verilog jest uproszczony do granic przyzwoitosci, opanowanie podstaw umozliwiajacych pisanie prostych,...

Quartus - jak ustawić początkowe stany przerzutników D w Verilog?

Witam Mam do zaprojektowania prostu układ, narysować schemat w quartusie oraz zapisać funkcjonalność w języku verilog. Mam jednak pewien problem, w moim układzie znajduje się kilka przerzutników D, w jaki sposób mogę w designerze ustalić jakie wartości na wyjściach mają mieć przerzutniki na początku działania układu? Pytam ponieważ część tych przerzutników...

Jeden układ ale na dwóch schematach. ISE WebPack.

Wzrosło zużycie wszystkiego co tylko mogło ciekawe, ze nie spodziewalbym sie, ze te podobne przeciez narzedzia /.../Trzeba wykorzystywać główny sygnał zegarowy/.../ chodzi o niemnozenie niepotrzebnych bytow, [mysle tu glownie o F-F] jesli to nie jest konieczne; u Ciebie tworzysz 6 zegarow 'CLK_counter_j' zaleznie od wartosci CLK_counter, co pochlania...

Jak zaprojektować minutnik MM:SS w Quartus 2 z bramkami, licznikami, rejestrami?

Witam! Mam zaprojektowac na zajecia minutnik MM:SS odliczajacy czas do 0, a owy czas mozna ustawic recznie. Nie wiem jak sie za to zabrac, jak to zrobic za pomoca bramek, licznikow, rejestrow ? Jesli ma ktos pomysl na schemat to prosze o pomoc. Na zajeciach uzywamy programu Quartus 2.

Jak zbudować układ bin->hex (7seg) z bramkami AND3 i NOT?

Póki co, nie mam żadnego schematu oprócz sumatora 1-bitowego mojej roboty i "gotowca" do wywietlania liczb 16tkowych na 7seg, niestety nie mam pojęcia kto i na jakiej podstawie go zrobił, nie wiem również czy działa. Jest on wykonany na innych bramkach stąd pytanie o zamianę or3 na and3. Mam też gotowca sumatora 5 bitowego, ale również nie mojej roboty...

VHDL Generator PWM w Quartus II - brak sygnału na wyjściu z bloku PLL

Witam, Na wstępie napiszę, że czytałem podobne tematy w poszukiwaniu odpowiedzi na moje pytanie;) Otóż, jestem początkującym w tej dziedzinie a chciałbym zrobić ze schematów blokowych w quartusie generator PWM z f=10kHZ. Zasada działania polega na tym, że podaję wartość "dana" i dopóki na komparatorze ta wartość jest większa od wartości na drugim wejściu...

Jak wyświetlić dziesiątki i setki na wyświetlaczu 7-seg w Quartus?

Dzień dobry, mam mały problem tj. jestem studentem I roku informatyki w trybie niestacjonarnym - na przedmiot technika cyfrowa (którego zajęcia z powodu padnemii odbyły się tylko raz) muszę wykonać kilka zadań w ramach zaliczenia. Jestem zupełnie zielony w temacie jednak od piątku udało mi się trochę nauczyć - proste układy kombinacyjne, sterowniki...

GAL, PLD, FPGA - Programator w miarę uniwersalny i tanie układy

Skoro itak będę zamawiać 10 sztuk więc jeden czy dwa mogą iść na straty. No tak, pierwsze zamówienie i od razu z najwyższego przedziału ilościowego. Teraz już rozumiem, że chodzi o cichą fabryczkę w piwnicy, która zamierza poszerzyć asortyment produkcji o technologię układów programowalnych. Wcześniej myślałem, że chodzi o hobbystę, który chce sobie...

Gdzie znaleźć schematy do Altera Nios II eval board 1c12 z 2005 roku?

Witam Mam taki problem że dostałem powyższą płytke niestety nigdzie w internecie nie mogę znaleźć do niej schematów. Na stronie altery są tylko schematy do 1c20 (nowsza zupełnie inna wersja) 1c12 jest z 2005roku więc swoje latka ma. Ale itak dziwne że w internecie nie ma do niej schematów. Podobno w quartusie są ale chyba w bardzo starych wersjach bo...

Kurs MaxPlus++II "rysowanie programu" na przykładzie EPM3000/7000

Symulacja. Wskazujemy: https://obrazki.elektroda.pl/2702184900_... Otworzy sie okno, klikamy za ikonkę zapisu. Zapisujemy plik *scf. https://obrazki.elektroda.pl/1253912600_... Niestety, tak jak w przypadku pliku ze schematem *gdf kompilator przypomina o zapisie zmodyfikowanego pliku, tak w symulacji nie. Po zmianach...

Licznik modulo 53 na układzie 7493 w Altera Quartus - jak przedłużyć czas trwania liczby 52?

Tu masz rysunki wyjaśniające obie idee skracania cyklu licznika. Synchroniczny (CLK - przebieg wejściowy, A52 - asynchroniczne, kombinacyjne wykrycie stanu 52, RST - synchroniczny reset licznika na wyjściu przerzutnika D, stan - stan licznika, zliczona liczba): http://obrazki.elektroda.pl/8337402500_1... Asynchroniczny (CLK - przebieg...

Jak napisać sterownik PWM do LED w VHDL?

ściągnęłam program xilinx ISE 9.2i ja pracuje z quartus, ise znam slabo, z tym narzedziem za wiele ci nie pomoge; ak mam sprawdzić te kody? mam je sprawdzić pojedynczo czy wszystkie razem hmm... w jakiej ty szkole jestes ? musisz miec kod nadrzedny, w ktorym beda polaczone te podrzedne; musisz powiedziec ise, ktore pliki skladaja sie na projekt, potem...

Xilinx XC95...XL - jaki programator i oprogramowanie do nauki CPLD?

Zalezy od firmy, ktorej kostek CPLD chcesz uzyc. Dla kostel Xilinx serii XC95 najlepiej uzyc najswiezszego ISEWebPack dostepnego FREE. Ma modul wprowadzania projektu w postaci schematu i calkiem niezly edytor do tego celu. Nie uzywalem go bo wole VHDL, ale opinie byly raczej pozytywne. Jesli interesuje Cie zestaw projektowy to wystawilem taki, ktory...

Oprogramowanie do projektowania układów elektronicznych

Oprogramowanie do projektowania układów elektronicznych Niniejszy artykuł jest próbą wprowadzenia do wspaniałego świata programów do projektowania układów elektronicznych. Do utworzenia tej listy wziąłem pod uwagę wiele kryteriów. Są tutaj programy darmowe i komercyjne, shareware, a większość z nich dotyczy jakości oprogramowania, przyjazności użytkownikowi,...

FPGA/CPLD Rozbieżność między symulacją a pracującym układem

Nie wiem dlaczego sądzisz, że czym innym jest w tym wypadku uznanie za zegar sygnału tmp niż sygnału in1? nie wiem, czy dokladnie rozumiem pytanie; sygnal tmp tym rozni sie od in1, ze in1 jest w linii: if rising_edge(in1) then a tmp nie; --------------------------------- Kompilatory radzą sobie z tym bez problemu produkując ten sam wynik (sprawdzone...

Wszystko o układach programowalnych... podstawowe informacje

Języki nastawione na sprzęt: ABEL PALASM Języki wysokiego poziomu: VHDL Verilog nie jestem pewien czy nazwałbym to językami wysokiego poziomu, ponieważ może być to mylące dla nowych w tym temacie osób, owszem składnia jest częściowo podobna (szczególnie Verilog), ale nie są to języki programowania, tylko opisu sprzętu, czyli opisuje się za ich pomocą...

Jak wyodrębnić 4 bity z 8-bitowego słowa w Quartus dla CPLD?

Cześć, właśnie zaczynam z ukladami CPLD rysując schematy. Mam taki problem: generuję blok mający na wyjściu słowo 8bit (patrz rysunek). Na zewnątrz układu chcę wyprowadzić tylko 4 bity, jak wyciągnąć je ze sznurka result http://obrazki.elektroda.net/79_12274441...

Licznik synchroniczny z przerzutników JK z dwoma sekwencjami

Zanim podłączysz dekoder 7447 to sprawdź czy układ ci działa. Tak na pierwszy rzut oka za dużo tam bramek, nie pokazałeś tablic Karnaugh i ich minimalizacji więc nie jestem wstanie ocenić poprawności schematu. Po schemacie domyślam się że rysujesz w Quartusie od Altery, czyli układ będzie pewnie uruchamiany na jakimś zestawie startowym (nie wiemy jakim)....

Jak sprawdzić wygenerowany kod AHDL w Quartus II po użyciu GENERATE?

OK, ale po kompilacji nie jest generowane absolutnie nic :] Kompilacja tylko weryfikuje poprawność składniową kodu. Struktura zostanie wygenerowana dopiero po syntezie. A możliwość jej obejrzenia zależy od konkretnego syntesera. W Xilinx ISE Web Pack jest możliwość obejrzenia RTL schematic i tam zobaczysz co zostało wygenerowane poprzez taki fragment...

Analizator widma audio na FPGA

W ramach zabawy z układami FPGA zrobiłem mały analizator widma sygnału audio, publikuje kod gdyby ktoś szukał inspiracji na prawdziwy analizator z kolorowymi słupkami ledów itp. Pierwotnie w planach miałem zastosowanie pasków kolorowych diod led WSxxxx ale jako że bardziej mnie interesuje pisanie w VHDL niż kolorowe światełka skończyło się na prostym...

[BT][AVR]. Prototyp. Prośba o sprawdzenie schematu.

Schemat jest pokrętny bo tak kiedyś mi było wygodnie w Quartusie układ cyfrowy poukładać i przyzwyczajenie do takiego wykorzystywania magistrali mi zostało. Pomimo, że to malutki schemacik wole prowadzić na schemacie magistrale bo taka ilość ścieżek od uC (prawie z każdego portu) mnie przeraża ;) Zmieniłem lekko ten schemat, tak żeby nie trzeba było...

Szybkie projektowanie PCB przy minimalnym nakładzie pracy - PULSONIXSponsorowany

https://obrazki.elektroda.pl/9764138600_... W ofercie firmy Evatronix SA, posiadającej wieloletnie doświadczenie w sprzedaży profesjonalnych narzędzi inżynierskich dla elektroników i mechaników, pojawiło się oprogramowanie do projektowania obwodów drukowanych PULSONIX firmy West Dev Ltd. Jest to intuicyjne oprogramowanie oferujące...

Jak poprawnie podać sygnały wejściowe do FIR Compiler Altera w modulatorze sigma-delta?

Witajcie! bardziej polegalbym na symulatorze, niz na osyloskopie - zaskakujaca opinia na pierwszy rzut oka Rzeczywiście mnie to zaskoczyło, ale to zapewne dlatego, że nie mam zbyt dużego doświadczenia z FPGA i wszystko co robię, robię "na wyczucie, że tak powinno to działać"... Poza tym dopiero od 1,5 miesiąca używam Quartus'a i może dlatego robię tak:...

Błąd operatora + w VHDL przy skanowaniu matrycy klawiszowej

Witam, Mam do wykonania projekt - układ skanujący matrycę klawiszową. Jak do tej pory udało mi się wyskrobać kod programu umieszczonego poniżej. Niestety kompilator wskazuje błąd : Error (10327): VHDL error at ADR.vhd(64): can't determine definition of operator ""+"" -- found 0 possible definitions Nie wiem...

Projektu szukam. Dwa przykłady, które da się zrobić na FPGA.

Nie prawda. Projekty FPGA w programie Alitum pisane są w języku VHDL. Wystarczy otworzyć katalog FPGA Hardware i masz tam mnóstwo projektów, chociażby audio codec. Co do przeniesienia do Quartusa to wystarczy przenieść pliki .vhdl i dorobić schematy, takie jak w Altiumie.

Ocena schematu licznika zliczającego w przód w Quartusie

Witam. Mam za zadanie skrócić cykl licznika do 8. Ma to być licznik zliczający w przód i zrobiłem coś takiego: https://obrazki.elektroda.pl/7447149000_... Ale nie wiem czy jest poprawny, bo w tym quartusie nie za bardzo wiem, jak sprawdzić działanie (na normalnym stanowisku laboratoryjnym jest układ z wyświetlaczem cyfrowym, co ułatwia...

MAX7000 - EPM7064LC44 - Jakie środowisko i programator

Jeśli chodzi o elektronike i mikrokontrolery-średniozaawansowany, mikroprocesory-początkojący. FPGA- zajecia na uczelni trochę pobawiliśmy się cyklonami na płytkach DE1 i DE2. Przeważnie schematic troche AHDL (altery hdl) Czyli porobiliśmy trochę układów na gotowym środowisku.(problemem jest to ze nie umiem postawic srodowiska od poczatku) Interesują...

KrzysioTesterEPM240 - tester układów EPM240T postrach sprzedawców z alieexpress

https://obrazki.elektroda.pl/4608942800_... W tym artykule opiszę projekt oraz konstrukcję testera układów FPGA własnego pomysłu, do którego budowy zostałem zmuszony przez Chińczyków, bo w ostatnio zamówionej paczce od nich co trzeci scalak był wadliwy. Tester po wciśnięciu jednego przycisku dogłębnie sprawdzi włożony układ. Będzie...

Jak wygenerować kod VHDL z języka wyższego poziomu dla Spartan II?

ewaluacyjną ze Spartanem II Wymarły dinozaur... Dosyć ciekawie to wygląda, można sobie zbudować schematy układów, dołączając bloki VHDL i mikrokontrolery Każde środowisko producentów FPGA takie coś ma ISE, Quartus, Diamond. Można stworzyć sobie taki bloczek "graficzny", składając z innych bloczków (proste elementy jak przerzutniki) czy wykonać to porządnie...

Tamat 500 brak spustu wody po praniu wstępnym na A i po praniu zasadniczym na I

Konia z rzędem temu, który stary serwisant podejmie się naprawy w Polsce w roku pamiętnym 2022 klamota z lat osiemdziesiątych. Ja pasuję, a te klamoty swego czasu miałem w małym paluszku. Bardziej mnie zastanawia, kto bez wiedzy technicznej w roku pamiętnym 2022 ma jeszcze Tamata 500 i próbuje go reanimować ;) Chyba wyłącznie "szopy pracze" (w tym...

Jak zaprogramować uC do prostych funkcji logicznych?

Mam do was takie pytanie gdyż nie jestem pewny. Mianowicie od czasu do czasu potrzebuje zrobić jakiś układ logiczny który ma realizować jakas tam funkcje . Jak do tej pory robilem takie rzeczy układach seri 74xx. Idealnie nadadzą do tego się układy CPLD, 32/36 makrocelle kupisz już za 5 zł. A funkcje logiczne cię nie ograniczają, możesz zrobić całkowicie...

Wybór zestawu Development Kit do nauki FPGA i VHDL dla początkującego

Witam wszystkich, którzy tu zajrzeli. Zainteresowałem się trochę układami FPGA i chciałbym się dowiedzieć czegoś więcej na ich temat (tak, tak, wiem o linkach i już je mam). Na początek może kilka słów o sobie... Z zawodu jestem informatykiem, ale z charakteru wykonywanej pracy, raczej nie przez duże "I". To znaczy zajmuję się komputerami i czasami...

Multisim 9 czy Altium Designer 6.0 do zaawansowanych projektów PCB?

Czesc, Jak szukasz oprogramowania do projektowania plytek PCB i TYLKO plytek PCB to sciagnij sobie wszystkie programy jakie znasz albo skontaktuj sie z producentami/dystrybutorami i popros o trial version. Zainstaluj sobie wszystkie i popracuj na nich najpierw a potem bedziesz wiedzial co Ci lezy najbardziej i majac ta wiedze, dzwon negocjowac ceny....

Jak wykonać transkoder na bramkach NAND w Quartus?

Witam. Mam problem, dostałem do rozwiązania zadanie, nic nie zostało wytłumaczone, nigdy wcześniej nie miałem z tym styczności. Prosiłbym o pomoc, jakieś wskazówki, kroki, itd. jak rozwiązać. Wiem, że dla was jest to banalne zadanko, ale nie dla mnie. Co tu jest też wejściem bo nie rozumiem stwierdzenia "kod binarny", kod binarny ale czego? Treść: Wykonanie...

[VHDL] Jak połączyć moduł LIFO z szyną Avalon w Quartusie?

Witam, Od razu podkreślam że w temacie VHDL'a i Quartusa jestem bardzo początkujący dlatego proszę o wyrozumiałość :) Ale do rzeczy. Mam do napisania moduł pamięci typu LIFO. W Quartusie z Sopc Buildera wybieram procesor, pamięć RAM oraz interfejs JTAG. Wygląda to w ten sposób: http://obrazki.elektroda.pl/8717549300_1... Do tak przygotowanego...

Licznik szeregowy modulo 13 z przerzutnikami D - brak resetu z 12 do 0

Cześć, próbuje zrobić licznik szeregowy modulo 13, liczący w górę z wykorzystaniem przerzutników D. Jednak po odpaleniu symulacji nie następuje nigdzie reset z 12 do 0 - po osiągnięciu 12 już nigdy nie zmienia się wartość. Tutaj są moje tablice. Kolumny są ponumerowane w ten sposób: DCBA, gdzie 7 = 0111 http://obrazki.elektroda.pl/1876288400_1...

Jak zrealizować generator paczek przebiegów na FPGA w Quartus?

Witam. Czas mija, a ja z cyfrą ciągle na bakier :| Jeśli mógłby ktoś pomóc- poniżej wrzucam obrazek prostego generatorka dwóch przebiegów o stałej częstotliwości przesuniętych o połowę okresu. Proszę o podpowiedź w jaki sposób zrealizować następującą sytuację: przebiegi te mają być wysyłane jako paczki o regulowanej długości(od 2 do 16 okresów) i paczki...